一种用于单粒子加固FPGA的多阈值非对称配置存储器的制作方法

文档序号:13708080阅读:124来源:国知局
技术领域本发明涉及一种用于单粒子加固FPGA的多阈值非对称配置存储器,是一种消除FPGA上电浪涌电流的配置存储器,属于集成电路领域。

背景技术:
现场可编程逻辑门阵列(以下简称FPGA)根据配置信息可以实现不同的逻辑功能。SRAM型FPGA内使用由SRAM单元组成的配置存储器阵列存储用户的配置信息,由SRAM单元组成的配置帧可以无限次反复烧写,使FPGA的应用具有极大的灵活性,特别适合航天工程对宇航用器件的高可靠、多品种、小批量的特色要求,广泛应用于航天工程中广泛应用于航天工程中。但SRAM单元上电后的初始逻辑状态随机为“0”或“1”,这导致FPGA器件上电完成后配置数据加载之前内部逻辑混乱,内部的逻辑冲突导致FPGA需要消耗很大的电流,称为上电浪涌电流。上电浪涌电流的存在极大的影响了FPGA的使用。

技术实现要素:
本发明解决的技术问题为:克服现有技术不足,提供一种用于单粒子加固FPGA的配置存储器,通过在工艺上使MOS管的阈值不同,在版图上修改使MOS管的宽长比不同,在电路功能上使用PMOS管的上拉作用,综合实现配置存储器在上电过程的内部不对称,固定了上电后的输出逻辑电平,有效消除上电浪涌电流。本发明的技术方案为:一种用于单粒子加固FPGA的多阈值非对称配置存储器,包括PMOS管M1,PMOS管M2,PMOS管M3,PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8,NMOS管M9,NMOS管M10,NMOS管M11,NMOS管M12,还包括:PMOS管M13,PMOS管M14,PMOS管M15,PMOS管M16;PMOS管M1的栅极连接PMOS管M4的漏极、NMOS管M7的漏极、NMOS管M8的漏极和NMOS管M11的漏极,PMOS管M1的源极连接电源,PMOS管M1的漏极连接PMOS管M2的栅极、NMOS管M5的漏极、NMOS管M8的栅极和NMOS管M12的漏极;PMOS管M2的栅极连接PMOS管M1的漏极、NMOS管M5的漏极、NMOS管M8的栅极和NMOS管M12的漏极,PMOS管M2的源极连接电源,PMOS管M2的漏极连接PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z;PMOS管M3的栅极连接PMOS管M2的漏极、NMOS管M5的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z,PMOS管M3的源极连接电源,PMOS管M3的漏极连接PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN;PMOS管M4的栅极连接PMOS管M3的漏极、NMOS管M6的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN,PMOS管M4的源极连接电源,PMOS管M4的漏极连接PMOS管M1的栅极、NMOS管M7的栅极、NMOS管M8的漏极和NMOS管M11的漏极;NMOS管M5的栅极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z,NMOS管M5的源极接地,NMOS管M5的漏极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M8的栅极和NMOS管M12的漏极;NMOS管M6的栅极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN,NMOS管M6的源极接地,NMOS管M6的漏极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M9的漏极和输出端Z;NMOS管M7的栅极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M8的漏极和NMOS管M11的漏极,NMOS管M7的源极接地,NMOS管M7的漏极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M10的漏极和输出端ZN;NMOS管M8的栅极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M5的漏极和NMOS管M12的漏极,NMOS管M8的源极接地,NMOS管M8的漏极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M11的漏极;NMOS管M9的栅极连接字线WL,NMOS管M9的源极连接位线R,NMOS管M9的漏极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M6的漏极和输出端Z;NMOS管M10的栅极连接字线WL,NMOS管M10的源极连接位线RN,NMOS管M10的漏极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M7的漏极和输出端ZN;NMOS管M11的栅极连接字线WL,NMOS管M11的源极连接位线R,NMOS管M11的漏极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M8的漏极;NMOS管M12的栅极连接字线WL,NMOS管M12的源极连接位线RN,NMOS管M12的漏极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M5的漏极和NMOS管M8的栅极;PMOS管M13的栅极接地,PMOS管M13的源级连接电源,PMOS管M13的漏极连接PMOS管M14的漏极;PMOS管M14的栅极接地,PMOS管M14的源极接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极和NMOS管M6的漏极,PMOS管M14的漏极连接PMOS管M13地漏极;PMOS管M15的栅极接地,PMOS管M15的源极连接电源,PMOS管M15的漏极连接PMOS管M16的漏极;PMOS管M16的栅极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M8的漏极,PMOS管M16的源极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极和NMOS管M7的漏极,PMOS管M16的漏极连接PMOS管M15的漏极;所述配置存储器具有三个输入端,分别是字线WL,位线R和RN;两个输出端,分别是输出端口Z和ZN;若字线WL置“1”,则通过位线R和RN给配置存储器进行数据写入,若对字线WL置“0”,配置存储器则保存之前写入的数据;输出端口Z一直读出M5栅极的电平,输出端ZN口一直读出M6栅极的电平。PMOS管M2比PMOS管M1的阈值更高,宽长比更小;PMOS管M2比PMOS管M3的阈值更高,宽长比更小;PMOS管M4比PMOS管M1的阈值更高,宽长比更小;PMOS管M4比PMOS管M3的阈值更高,宽长比更小。NMOS管M5比NMOS管M6的阈值更高,宽长比更小;NMOS管M5比NMOS管M8的阈值更高,宽长比更小;NMOS管M7比NMOS管M6的阈值更高,宽长比更小;NMOS管M7比NMOS管M8的阈值更高,宽长比更小。本发明与现有技术相比的优点在于:(1)本发明通过改变MOS管的阈值和宽长比,实现配置存储器上电后有确定态输出,可以有效解决像SRAM型FPGA的上电浪涌电流问题。(2)与通过增加外部电路来制造不对称的外部环境进而实现消除上电浪涌电流相比,本发明仅使用了4个PMOS管实现上电环境不对称,使用的MOS管管子更少,整体面积更小。(3)本发明的改变MOS管阈值和宽长比的方法,可以拓展到像六管SRAM存储器等其它对称结构的配置存储器结构中。(4)本发明的采用PMOS管的上拉作用使内部环境不对称,可以拓展到一般的对称配置存储器结构中。附图说明图1为一般对称配置存储器电路图;图2为本发明非对称配置存储器电路图;图3为一般对称结构配置存储器的上电示意图;图4为多阈值非对称配置存储器的上电示意图。具体实施方式本发明的基本思路为:提出一种用于单粒子加固FPGA的配置存储器,通过工艺加工方法使MOS管具不同的阈值,调整版图使MOS管具有不同的宽长比,以及使用PMOS管上拉作用,使得配置存储器不对称,配置存储器在上电之后的初始逻辑是固定的逻辑“0”,避免发生不定状态,进而有效消除了上电浪涌电流。下面结合附图和具体实施例对本发明做进一步详细描述。本发明的一种单粒子加固FPGA的多阈值非对称配置存储器,其电路结构如图2所示,其特征在于包括:PMOS管M1,PMOS管M2,PMOS管M3,PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8,NMOS管M9,NMOS管M10,NMOS管M11,NMOS管M12,PMOS管M13,PMOS管M14,PMOS管M15,PMOS管M16。其中PMOS管M2、M4相比PMOS管M1、M3,它们的阈值更高,宽长比更小;NMOS管M5、M7相比NMOS管M6、M8,它们的阈值更高,宽长比更小。该单粒子加固FPGA的多阈值非对称配置存储器具有:三个输入端,分别是字线WL,位线R和RN;两个输出端,分别是输出端口Z和ZN。PMOS管M1的栅极连接PMOS管M4的漏极、NMOS管M7的漏极、NMOS管M8的漏极和NMOS管M11的漏极,PMOS管M1的源极连接电源,PMOS管M1的漏极连接PMOS管M2的栅极、NMOS管M5的漏极、NMOS管M8的栅极和NMOS管M12的漏极;PMOS管M2的栅极连接PMOS管M1的漏极、NMOS管M5的漏极、NMOS管M8的栅极和NMOS管M12的漏极,PMOS管M2的源极连接电源,PMOS管M2的漏极连接PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z;PMOS管M3的栅极连接PMOS管M2的漏极、NMOS管M5的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z,PMOS管M3的源极连接电源,PMOS管M3的漏极连接PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN;PMOS管M4的栅极连接PMOS管M3的漏极、NMOS管M6的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN,PMOS管M4的源极连接电源,PMOS管M4的漏极连接PMOS管M1的栅极、NMOS管M7的栅极、NMOS管M8的漏极和NMOS管M11的漏极。NMOS管M5的栅极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z,NMOS管M5的源极接地,NMOS管M5的漏极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M8的栅极和NMOS管M12的漏极;NMOS管M6的栅极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN,NMOS管M6的源极接地,NMOS管M6的漏极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M9的漏极和输出端Z;NMOS管M7的栅极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M8的漏极和NMOS管M11的漏极,NMOS管M7的源极接地,NMOS管M7的漏极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M10的漏极和输出端ZN;NMOS管M8的栅极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M5的漏极和NMOS管M12的漏极,NMOS管M8的源极接地,NMOS管M8的漏极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M11的漏极。NMOS管M9的栅极连接字线WL,NMOS管M9的源极连接位线R,NMOS管M9的漏极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M6的漏极和输出端Z;NMOS管M10的栅极连接字线WL,NMOS管M10的源极连接位线RN,NMOS管M10的漏极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M7的漏极和输出端ZN;NMOS管M11的栅极连接字线WL,NMOS管M11的源极连接位线R,NMOS管M11的漏极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M8的漏极;NMOS管M12的栅极连接字线WL,NMOS管M12的源极连接位线RN,NMOS管M12的漏极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M5的漏极和NMOS管M8的栅极。PMOS管M13的栅极接地,PMOS管M13的源级连接电源,PMOS管M13的漏极连接PMOS管M14的漏极;PMOS管M14的栅极接地,PMOS管M14的源极接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极和NMOS管M6的漏极,PMOS管M14的漏极连接PMOS管M13地漏极;PMOS管M15的栅极接地,PMOS管M15的源极连接电源,PMOS管M15的漏极连接PMOS管M16的漏极;PMOS管M16的栅极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M8的漏极,PMOS管M16的源极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极和NMOS管M7的漏极,PMOS管M16的漏极连接PMOS管M15的漏极。图1是对称结构配置存储器,上电时各节点的电压如图2所示。PMOS管M1-M4、NMOS管M5-M8、NMOS管M9-M12完全相同。当电源电压值由0上升到阈值电压时,输出端口Z和ZN的电压值相等;当电源电压超过阈值电压时,由于噪声等因素导致Z和ZN的电压有差异,正反馈的作用会使得这个差异继续放大,最后它们的逻辑电平一个是“1”,另一个是“0”。因此,上电后输出端Z的逻辑电平是不确定的,这个不定态很可能会导致上电浪涌电流。图3是本发明的一种用于单粒子加固FPGA的多阈值非对称配置存储器,上电时各节点的电压如图4所示。PMOS管M2、M4相比PMOS管M1、M3,阈值更高,宽长比更小,而且NMOS管M5、M7相比NMOS管M6、M8,阈值更高,宽长比更小。在上电过程中,由于高阈值、低宽长比以及PMOS管M14和M16的上拉作用,输出端Z的电压值小于输出端ZN的电压值。当电源电压超过阈值电压时,由于正反馈的作用,这个电压差会继续放大,进而输出端Z输出的逻辑电平“0”。因此,上电后输出端Z的逻辑电平是确定的,不会产生浪涌电流。综上所述,本发明的单粒子加固FPGA的多阈值非对称配置存储器利用不同阈值与不同宽长比的器件以及上拉作用的PMOS电路构造内部不对称的配置存储器,实现上电后配置存储器初始状态固定为“0”,有效避免了上电涌浪电流现象。
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1