本发明属于微电子器件领域，更具体地，涉及一种基于忆阻器多电阻状态转变特性的多值逻辑器件及其逻辑操作方法。
背景技术：
：在计算机的发展历史中，人们总要求计算机的速度更快、功能更强。目前电子计算机已经显现出难以满足人类处理复杂系统问题的新需求。于是，人们开始寻求各种新型计算机，如光计算机、分子计算机、量子计算机等。在新型计算机架构研究中，基于多值逻辑的体系架构是一个极具前景的研究思路。然而由于现有多值逻辑电路结构较为复杂，且与现有二值系统兼容性不佳，多值逻辑计算机系统的发展缓慢。相比于二值逻辑，多值逻辑具有很多优点：多值数字逻辑兼容二值数字逻辑、多值逻辑位密度更高、能实现更完善的逻辑功能、A/D转换和D/A转换精度更高、能构建所有计算机经典模块。这些优点可以突破现有电子器件发展中摩尔定律的限制。中国发明专利CN200810073552.X中提出了一种光谱编码的多值光信息处理系统，光谱的多种颜色对应多种光信息编码值，但是具体设计架构还是存在一定的复杂性。中国发明专利CN201210454111.0中提出了一种具有非易失性存储器件的多值逻辑器件，但是存储在器件中的数据仍然是二进制数据，没有利用到非易失性器件本身具备的多值存储特性。基于此，我们提出了一种基于忆阻器多电阻状态转变特性的多值逻辑器件，具有结构简单、功能完善、功耗低、操作方法简便和兼容性好等特点。技术实现要素：针对新型多值逻辑计算机的发展背景和迫切需求，本发明的目的在于提供一种基于忆阻器多电阻状态转变特性的、能同时实现非易失性逻辑运算和信息存储的多值逻辑器件及其逻辑操作方法。本发明提供了一种基于忆阻器的多值逻辑器件，包括一个忆阻器，通过在所述忆阻器的两端施加外界激励信号使得所述忆阻器呈现高阻态H、低阻态L或更低阻态B。本发明还提供了一种基于上述的多值逻辑器件实现三值逻辑加的操作方法，包括下述步骤：(1)通过在所述忆阻器的一端接零电平脉冲，且在所述忆阻器的另一端接正向第二阈值转变电压脉冲+Vth2，使得所述忆阻器的电阻状态初始化为更低阻态B；(2)通过在所述忆阻器的一端施加逻辑信号a，且在所述忆阻器的另一端接零电平脉冲，来实现所述逻辑信号a写入并储存在所述忆阻器中；其中，所述输入逻辑信号a为零电平脉冲、V1电压脉冲或V2电压脉冲；(3)通过在所述忆阻器的一端输入逻辑信号b，且在所述忆阻器的另一端接零电平脉冲，来实现所述逻辑信号a和所述逻辑信号b的三值逻辑加MAX(a，b)运算；其中，所述逻辑信号b为零电平脉冲、V1电压脉冲或V2电压脉冲；(4)通过在所述忆阻器的两端施加读取电压，来实现三值逻辑加运算结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现三值逻辑乘的操作方法，包括下述步骤：(1)通过在所述忆阻器的一端接零电平脉冲，且在所述忆阻器的另一端接正向第二阈值转变电压脉冲+Vth2，使得所述忆阻器的电阻状态初始化为更低阻态B；(2)通过在所述忆阻器的一端输入逻辑信号a，且在所述忆阻器的另一端接零电平脉冲，使得所述逻辑信号a写入并储存在所述忆阻器中；(3)通过在所述忆阻器一端输入逻辑信号b，且在所述忆阻器的另一端接V2电压脉冲，来实现所述逻辑信号a和所述逻辑信号b的三值逻辑乘MIN(a，b)运算；(4)通过在所述忆阻器的两端施加读取电压，来实现三值逻辑乘运算结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现三值比较逻辑GTL-BH的操作方法，包括下述步骤：(1)通过在所述忆阻器的一端接零电平脉冲，且在所述忆阻器的另一端接正向第二阈值转变电压脉冲+Vth2，使得所述忆阻器的电阻状态初始化为更低阻态B；(2)通过在所述忆阻器的一端接Vbase1电压脉冲，且在所述忆阻器的另一端接输入逻辑信号，来实现三值比较逻辑GTL-BH运算；(3)通过在所述忆阻器的两端施加读取电压，来实现三值比较逻辑GTL-BH结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现三值比较逻辑LTL-BH的操作方法，包括下述步骤：(1)通过在所述忆阻器的一端接零电平脉冲，且在所述忆阻器的另一端接正向第二阈值转变电压脉冲+Vth2，使得所述忆阻器的电阻状态初始化为更低阻态B；(2)通过在所述忆阻器的一端接输入逻辑信号，且在所述忆阻器的另一端接Vbase2电压脉冲，来实现三值比较逻辑LTL-BH运算；(3)通过在所述忆阻器的两端施加读取电压，来实现三值比较逻辑LTL-BH结果的读取。本发明还提供了一种基于忆阻器的多值逻辑器件，包括两个同向串联的第一忆阻器和第二忆阻器，所述第一忆阻器的非串联端作为所述多值逻辑器件的第一输入端，所述第二忆阻器的非串联端作为所述多值逻辑器件的第二输入端，所述第一忆阻器与所述第二忆阻器的串联连接端作为所述逻辑器件的输出端，通过在所述第一输入端和所述第二输入端施加外界激励信号使得所述第一忆阻器呈现更低阻态B时，所述第二忆阻器呈现高阻态H，或所述第一忆阻器呈现低阻态L时，所述第二忆阻器呈现高阻态H，或所述第一忆阻器呈现高阻态H时，所述第二忆阻器呈现高阻态H，或所述第一忆阻器呈现高阻态H时，所述第二忆阻器呈现更低阻态B，或所述第一忆阻器呈现高阻态H时，所述第二忆阻器呈现低阻态L。本发明还提供了一种基于上述的多值逻辑器件实现三值逻辑加MAX的操作方法，包括下述步骤：(1)通过在所述第一忆阻器M1和所述第二忆阻器M2的串联连接端接零电平脉冲，且在所述多值逻辑器件的第一输入端施加正向第二阈值转变电压脉冲+Vth2，同时在所述多值逻辑器件的第二输入端施加正向第二阈值转变电压脉冲+Vth2，实现将所述第一忆阻器M1的电阻态初始化为更低阻态B和将所述第二忆阻器M2的电阻态初始化为高阻态H；(2)通过在所述第一忆阻器M1和所述第二忆阻器M2的串联连接端和所述多值逻辑器件的第二输入端同时输入逻辑信号a，且在所述多值逻辑器件的第一输入端接零电平脉冲，实现将所述逻辑信号a写入并储存在所述第一忆阻器M1中，且所述第二忆阻器M2的电阻状态保持为高阻态H；(3)通过在所述第一忆阻器与所述第二忆阻器的串联连接端和所述多值逻辑器件的第二输入端同时输入逻辑信号b，且在所述多值逻辑器件的第一输入端接零电平脉冲，实现在所述第一忆阻器M1中完成所述逻辑信号a和所述逻辑信号b的三值逻辑加MAX(a，b)运算，且所述第二忆阻器M2的电阻状态保持为高阻态H；(4)通过在所述多值逻辑器件的第一输入端和所述多值逻辑器件的第二输入端同时施加读取电压，来实现逻辑运算结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现三值逻辑乘MIN的操作方法，包括下述步骤：(1)通过在所述第一忆阻器M1和所述第二忆阻器M2的串联连接端接零电平脉冲)，且在所述多值逻辑器件的第一输入端接正向第二阈值转变电压脉冲+Vth2，在所述多值逻辑器件的第二输入端接正向第二阈值转变电压脉冲+Vth2，实现将所述第一忆阻器M1的电阻态初始化为更低阻态B和将所述第二忆阻器M2的电阻态初始化为高阻态H；(2)通过在所述第一忆阻器与所述第二忆阻器的串联连接端和所述多值逻辑器件的第二输入端同时输入逻辑信号a，且在所述多值逻辑器件的第一输入端接零电平脉冲，实现将所述逻辑信号a写入并储存在所述第一忆阻器M1中，且所述第二忆阻器M2的电阻状态保持为高阻态H；(3)通过在所述第一忆阻器与所述第二忆阻器的串联连接端和所述多值逻辑器件的第二输入端同时输入逻辑信号b，且在所述多值逻辑器件的第一输入端接V2电压脉冲，实现在所述第一忆阻器M1中完成所述逻辑信号a和所述逻辑信号b的三值逻辑乘MIN(a，b)运算，且所述第二忆阻器M2的电阻状态保持为高阻态H；(4)通过在所述多值逻辑器件的第一输入端和所述多值逻辑器件的第二输入端同时施加读取电压，来实现逻辑运算结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现LTL-BH三值比较逻辑的操作方法，包括下述步骤：(1)通过在所述第一忆阻器与所述第二忆阻器的串联连接端接零电平脉冲，且在所述多值逻辑器件的第一输入端接正向第二阈值转变电压脉冲+Vth2，在所述多值逻辑器件的第二输入端接正向第二阈值转变电压脉冲+Vth2，实现将所述第一忆阻器M1的电阻态初始化为更低阻态B和将所述第二忆阻器M2的电阻态初始化为高阻态H；(2)通过在所述多值逻辑器件的第一输入端接输入逻辑信号，且在所述第一忆阻器与所述第二忆阻器的串联连接端和所述多值逻辑器件的第二输入端同时接Vbase2电压脉冲，实现在所述第一忆阻器M1中完成逻辑信号三值比较逻辑LTL-BH运算，所述第二忆阻器M2的电阻状态保持为高阻态H；(3)通过在所述多值逻辑器件的第一输入端和所述多值逻辑器件的第二输入端施加读取电压，来实现逻辑运算结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现GTL-BH三值比较逻辑的操作方法，包括下述步骤：(1)通过在所述第一忆阻器与所述第二忆阻器的串联连接端接零电平脉冲，且在所述多值逻辑器件的第一输入端接正向第二阈值转变电压脉冲+Vth2，在所述多值逻辑器件的第二输入端接正向第二阈值转变电压脉冲+Vth2，实现将所述第一忆阻器M1的电阻态初始化为更低阻态B和将所述第二忆阻器M2的电阻态初始化为高阻态H；(2)通过在所述多值逻辑器件的第一输入端接Vbase1电压脉冲，且在所述第一忆阻器与所述第二忆阻器的串联连接端以及所述多值逻辑器件的第二输入端同时接输入逻辑信号，实现在所述第一忆阻器M1中完成逻辑信号三值比较逻辑GTL-BH逻辑运算，所述第二忆阻器M2的电阻状态保持为高阻态H；(3)通过在所述多值逻辑器件的第一输入端和所述多值逻辑器件的第二输入端施加读取电压，来实现逻辑运算结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现EQL-BH三值比较逻辑的操作方法，包括下述步骤：(1)通过在所述多值逻辑器件的第一输入端和所述第一忆阻器与所述第二忆阻器的串联连接端同时接零电平脉冲，在所述多值逻辑器件的第二输入端接正向第二阈值转变电压脉冲+Vth2，实现将所述第二忆阻器M2的电阻状态转变为高阻态H；通过在所述多值逻辑器件的第一输入端接零电平脉冲，在所述第一忆阻器与所述第二忆阻器的串联连接端以及所述多值逻辑器件的第二输入端同时接正向第二阈值转变电压脉冲+Vth2，使得所述第一忆阻器M1的电阻状态转变为高阻态H，且所述第二忆阻器M2的电阻状态保持为高阻态；(2)通过在所述多值逻辑器件的第一输入端接Vbase2电压脉冲，在所述第一忆阻器与所述第二忆阻器的串联连接端接输入逻辑信号，且在所述多值逻辑器件的第二输入端接Vbase1电压脉冲，实现三值比较逻辑EQL-BH运算；(3)通过在所述多值逻辑器件的第一输入端和所述多值逻辑器件的第二输入端施加读取电压，来实现逻辑运算结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现三值取反逻辑逻辑的操作方法，包括下述步骤：(1)通过在所述多值逻辑器件的第一输入端和所述第一忆阻器与所述第二忆阻器的串联连接端同时接零电平脉冲，且在所述多值逻辑器件的第二输入端接正向第二阈值转变电压脉冲+Vth2，实现先将所述第二忆阻器M2的电阻状态转变为高阻态H；再通过在所述多值逻辑器件的第一输入端接零电平脉冲，且在所述第一忆阻器与所述第二忆阻器的串联连接端以及所述多值逻辑器件的第二输入端同时接正向第二阈值转变电压脉冲+Vth2，使得所述第一忆阻器M1的电阻状态转变为高阻态H，且所述第二忆阻器M2电阻状态保持为高阻态H；(2)通过在所述多值逻辑器件的第一输入端以及所述第一忆阻器与所述第二忆阻器的串联连接端同时接输入逻辑信号，且在所述多值逻辑器件的第二输入端接零电平脉冲，使得所述第一忆阻器M1的电阻状态保持为高阻态H，所述第二忆阻器M2的电阻状态随输入逻辑信号发生变化，实现三值逻辑取反逻辑运算；(3)通过在所述多值逻辑器件的第一输入端和所述多值逻辑器件的第二输入端施加读取电压，来实现逻辑运算结果的读取。本发明还提供了一种基于上述的多值逻辑器件实现三值右旋逻辑逻辑的操作方法，包括下述步骤：(1)通过在所述多值逻辑器件的第一输入端与所述第一忆阻器与所述第二忆阻器的串联连接端同时接零电平脉冲，且在所述多值逻辑器件的第二输入端接正向第二阈值转变电压脉冲+Vth2，实现先将所述第二忆阻器M2的电阻状态转变为高阻态H；通过在所述多值逻辑器件的第一输入端接零电平脉冲，且在所述第一忆阻器与所述第二忆阻器的串联连接端以及所述多值逻辑器件的第二输入端同时接正向第二阈值转变电压脉冲+Vth2，使得所述第一忆阻器M1的电阻状态转变为高阻态H，且所述第二忆阻器M2的电阻状态保持为高阻态H；(2)通过在所述多值逻辑器件的第一输入端接V1电压脉冲，在所述第一忆阻器与所述第二忆阻器的串联连接端接输入逻辑信号，且在所述多值逻辑器件的第二输入端接Vbase1电压脉冲，使得所述第一忆阻器M1和所述第二忆阻器M2的电阻状态都随输入的逻辑信号发生变化，实现三值右旋逻辑的逻辑运算；(3)通过在所述多值逻辑器件的第一输入端和所述多值逻辑器件的第二输入端施加读取电压，来实现逻辑运算结果的读取。更进一步地，正向第一阈值转变电压脉冲+Vth1，正向第二阈值转变电压脉冲+Vth2，负向第一阈值转变电压脉冲-Vth1，负向第二阈值转变电压脉冲-Vth2，逻辑1电压脉冲V1，逻辑2电压脉冲V2，第一基底电压Vbase1，第二基底电压Vbase2，满足如下关系：Vth1<V1<Vth2，V2>Vth2，Vbase1<V1<Vbase2<V2，V1-Vbase1<Vth1，Vbase2-V1<Vth1，V2-Vbase2<Vth1，Vth1<V2-V1<Vth2,，Vbase2≥Vth2，V2-Vbase1≥Vth2。本发明还提供了一种基于忆阻器的多值逻辑器件，包括N个同向串联连接的忆阻器，通过在所述忆阻器的端口施加外界激励信号使得各个忆阻器呈现不同的组态，实现逻辑运算，N为大于等于3的正整数。本发明还提供了一种基于上述的多值逻辑器件实现T门(Toffoli门)逻辑的操作方法，N＝3，包括下述步骤：(1)通过在忆阻器M3的端口、忆阻器M4的端口和忆阻器M5的端口分别输入零电平脉冲，且在三个忆阻器的串联连接端输入正向第二阈值电压脉冲+Vth2，使得三个忆阻器的电阻状态均为高阻态H；(2)通过在忆阻器M3的端口输入逻辑信号X，在忆阻器M4的端口输入逻辑信号Y，且在忆阻器M5的端口输入逻辑信号Z，且在三个忆阻器的串联连接端接零电平脉冲，实现逻辑信号的写入和存储；其中，逻辑信号X、Y和Z为零电平脉冲、正向第一阈值转变电压脉冲+Vth1或正向第二阈值转变电压脉冲+Vth2；(3)通过在忆阻器M3的端口、忆阻器M4的端口和忆阻器M5的端口分别施加读取电压，来实现T门逻辑运算结果的读取。更进一步地，电压脉冲信号可以采用直流电平信号、光信号或磁信号替代。通过本发明所构思的以上技术方案，与现有技术相比，由于能简化逻辑电路，还可以实现单个器件中存储与计算的融合，进而突破现有计算机的冯洛伊曼瓶颈，能通过一种简单的多值逻辑电路实现计算机由二进制体系架构向多进制体系架构的迈进，所以利用忆阻器去实现多值逻辑是一个很有开拓性的研究方向并且极具发展前景。附图说明图1中(a)是本发明实施例提供的三层忆阻器电路符号；(b)是本发明实施例提供的简单三明治结构的忆阻器。图2中(a)是本发明实施例提供的三层忆阻器两端施加的电脉冲激励；(b)是本发明实施例提供的三层忆阻器在(a)中电脉冲作用下的电阻状态转变特性图。图3是本发明实施例基于图1(b)中三层忆阻器在外界电脉冲作用下的电阻转变特性定义的脉冲信号。图4是本发明实施例利用图1中提供的忆阻器实现三值逻辑加MAX逻辑的操作步骤。图5是本发明实施例提供的基于图1中三层忆阻器在电脉冲作用下的电阻状态转变特性制备的三值逻辑器件，其中(a)展示了器件的电路符号，(b)为这种三值逻辑器件三维结构图。图6是本发明实施例基于图5中提供的多值逻辑器件实现三值逻辑加MAX逻辑的操作步骤。图7是本发明实施例基于图5中提供的逻辑器件实现EQL-BH三值比较逻辑的操作步骤。图8是本发明实施例利用图1中的忆阻器实现三值T门逻辑的电路结构。其中，+Vth1：正向第一阈值转变电压脉冲，+Vth2：正向第二阈值转变电压脉冲，-Vth1：负向第一阈值转变电压脉冲，-Vth2：负向第二阈值转变电压脉冲。具体实施方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。为实现上述目的，按照本发明的一个方面，提供了一种基于忆阻器的非易失性三值逻辑器件，其中忆阻器由具有多电阻状态转变特性的阻变功能层材料和电极材料构成，材料的电阻态能通过外界激励信号来可逆调控。本发明提供的单个逻辑器件，至少具有三种非易失性的物理状态，高阻态HighResistance(H)，低阻态LowResistance(L)以及更低阻态BelowLowResistance(B)。这些电阻状态不仅可以用于信息的存储，也在本发明中用来实现多值逻辑运算。针对器件的这一特点，本发明提出了一种基于单个双极性忆阻器的三值逻辑操作方法以及基于两个双极性忆阻器同向串联器件结构的三值逻辑操作方法，以外加电脉冲作为实施例输入信号来进行逻辑运算，以器件的最终电阻态物理量表征逻辑运算的结果。这一运算结果能够非易失性地存储在器件电阻状态当中，通过小电流(一般在纳安级)或者小电压(一般在0.2V以下)的读信号可以将其读出，并可以通过施加一定幅值和脉宽的电脉冲对其进行擦除。此外，在不同的逻辑“0”，“1”和“2”的定义下，单个器件可以实现三值逻辑加(即取最大MAX逻辑)、三值逻辑乘(即取最小MIN逻辑)、三值比较逻辑(即大于中间值取最大GTL-BH逻辑、小于中间值取最大LTL-BH逻辑)这4种逻辑运算，而两个忆阻器同向串联不仅可以实现这4种逻辑运算，还可以实现三值比较逻辑(等于中间值取最大EQL-BH逻辑)，从而可以利用两个双极性忆阻器同向串联的器件结构实现三值逻辑的完备集。本发明在此基础上进一步提出三值逻辑的取反和右旋逻辑操作方法，还提出了一种多值T门(Toffoli门)结构及其操作方法。本发明能够促进非易失性逻辑器件的发展，为计算机架构从二进制走向三进制提供新思路，为突破现有计算机的冯·洛伊曼瓶颈以及电子器件摩尔定律的限制奠定基础。本发明基于忆阻器的多电阻状态转变特性，提出了一种在两个同向串联的忆阻器中实现三值逻辑完备集运算的方法，能够将二值逻辑向多值逻辑拓展，其运算结果以电阻状态存储在器件中，从而实现在逻辑器件中同时进行信息存储的效果。本发明公开的忆阻逻辑器件有望用于构建下一代信息存储和处理融合的多进制新型并行计算机体系架构，突破传统计算机架构中由于信息存储和处理分离造成的“冯·诺依曼瓶颈”问题以及二值逻辑的局限性。本发明公开的逻辑器件能够作为基本单元应用于新型固态存储器、逻辑运算器、可编程门阵列和片上系统等领域。针对现有技术的发展需求，本发明的目的在于提供一种基于忆阻器的非易失性多值逻辑器件及其逻辑操作方法，可实现三值逻辑的完备集，包括MAX，MIN，GTL-BH，LTL-BH和EQL-BH等多种逻辑运算，在此基础上也能实现三值逻辑的取反，右旋，以及多值Toffoli门逻辑的操作方法，旨在实现二值逻辑向多值逻辑的跳跃以及信息的存储和处理融合的功能。本发明与现有技术相比，能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性，可以在两个器件中实现MAX，MIN，GTL-BH，LTL-BH和EQL-BH等多种逻辑运算，运算结果以器件电阻状态存储在器件之中，由此实现在逻辑器件中信息的存储和处理融合的效果。这种器件有望用于构建下一代信息存储和处理融合的新型计算机体系架构，突破传统计算机架构中信息存储和处理分离的“冯·诺依曼瓶颈”，推动多进制计算机的发展。现在将参考示出本发明的示范性实施例的附图，更全面地描述本发明。然而，可以用许多不同的形式实施本发明，并且本发明不应该理解为限制于这里列出的实施例；更确切地说，提供这些实施例以便本公开更彻底和全面，并且向本领域的技术人员充分地传达本发明的观念。在本发明中，作为逻辑器件核心的忆阻器至少具备三个电阻状态：高阻态HighResistance(H)、低阻态LowResistance(L)和更低阻态BelowLowResistance(B)。这些电阻状态能在外加信号激励的作用下发生可逆的电阻状态转变，比如电脉冲信号。一个正向高脉冲可以使器件从高阻态HighResistance(H)变到更低阻态BelowLowResistance(B)，一个正向低脉冲可以使器件从高阻态变到低阻态LowResistance(L)，一个负向高脉冲可以使器件从更低阻态BelowLowResistance(B)变到高阻态HighResistance(H)，一个负向低脉冲可以使器件从低阻态LowResistance(L)变到高阻态HighResistance(H)。本发明实施例还提供了一种由两个双极性忆阻器同向串联构成的的三值逻辑器件，器件非易失性的电阻状态至少有三种：更低阻态BelowLowResistance(B)与高阻态HighResistance(H)并联(B/H并联)，低阻态LowResistance(L)与高阻态HighResistance(H)并联(L/H并联)，高阻态HighResistance(H)与高阻态HighResistance(H)并联(H/H并联)，这三种状态可以用于信息的存储和处理。图1(a)是本发明实施例提供的三层忆阻器电路符号。图1(a)展示了一个忆阻器的电路符号203，忆阻器应该具备两个电极引出端口201和202。图1(b)则展示了一个简单的三明治结构的忆阻器，由上电极204和下电极205以及功能层材料206构成，上电极204和下电极205选用的材料可以是活性电极Ag，Cu等，也可以是惰性电极Pt，Au等，也可以选用其它各种各样种类繁多的电极材料。功能层206材料选用能随外界信号激励发生多电阻状态转变的材料。实施例中展示的是简单三层忆阻器，但本发明并不局限于这种简单三层结构，可以是多层结构，可以是三端器件，只要具备多电阻转变特性的忆阻器皆可。图2(a)是本发明实施例提供的三层忆阻器两端施加的电脉冲激励。从图中可以看出，该忆阻器具有4个阈值转变电压脉冲，分别是正向第一阈值转变电压脉冲+Vth1101，正向第二阈值转变电压脉冲+Vth2102，负向第一阈值转变电压脉冲-Vth199，负向第二阈值转变电压脉冲-Vth298。图2(b)是本发明实施例提供的三层忆阻器在图2(a)中电脉冲作用下的电阻状态转变特性图。该忆阻器具备3个电阻状态，分别是高阻态HighResistance(H)302，低阻态LowResistance(L)301以及更低阻态BelowLowResistance(B)300。脉冲施加方式是在上电极204端输入电脉冲，下电极205端接地。上电极204端施加正向第二阈值转变电压脉冲+Vth2102脉冲可以使器件从高阻态HighResistance(H)302变到更低阻态BelowLowResistance(B)300；施加负向第二阈值转变电压脉冲-Vth298脉冲可以使器件从更低阻态BelowLowResistance(B)300变到高阻态HighResistance(H)302；施加正向第一阈值转变电压脉冲+Vth1101脉冲可以使器件从高阻态HighResistance(H)302变到低阻态LowResistance(L)301，不能从低阻态LowResistance(L)301变到更低阻态BelowLowResistance(B)300；施加负向第一阈值转变电压脉冲-Vth199脉冲可以使器件从更低阻态BelowLowResistance(B)300变到低阻态LowResistance(L)301，但不能从低阻态LowResistance(L)301变到高阻态HighResistance(H)302。实施例中选用电脉冲作为外界激励信号，这里不局限于电信号，也可以是光信号，可以是磁信号等。图3是本发明实施例基于图1(b)中三层忆阻器在外界电脉冲作用下的电阻状态转变特性定义的脉冲信号。其中零电平脉冲100定义为逻辑“0”信号，操作电压脉冲Vbase1103介于零电平脉冲和正向第一阈值转变电压脉冲+Vth1101之间，V1电压脉冲104定义为逻辑信号“1”，V2电压脉冲106定义为逻辑信号“2”，操作电压脉冲Vbase2105介于正向第二阈值转变电压脉冲+Vth2102和V2电压脉冲106之间。具体脉冲电压参数满足如下关系：Vth1<V1<Vth2，V2>Vth2，Vbase1<V1<Vbase2<V2，V1-Vbase1<Vth1，Vbase2-V1<Vth1，V2-Vbase2<Vth1，Vth1<V2-V1<Vth2,，Vbase2≥Vth2，V2-Vbase1≥Vth2。(比如：Vbase1＝0.2V，Vth1＝0.5V，V1＝0.6V，Vth2＝1V，Vbase2＝1V，V2＝1.2V)图4是本发明实施例利用图1中提供的忆阻器实现三值逻辑加MAX逻辑的操作步骤。三值逻辑加(取最大MAX逻辑)的逻辑真值表和本发明实施例逻辑信号定义分别如表一和表二所示：表一f＝MAX(a，b)abf000011022101111122202212222表二逻辑状态定义操作脉冲电压器件电阻状态逻辑00更低阻态B逻辑1V1低阻态L逻辑2V2高阻态H通过实施例图1中提供的忆阻器实现三值逻辑加(取最大MAX逻辑)的具体逻辑操作方法如下：(1)初始化器件电阻。忆阻器的一端202接零电平脉冲100，忆阻器另一端201接正向第二阈值转变电压脉冲+Vth2102，这样可以将忆阻器的电阻状态初始化为更低阻态BelowLowResistance(B)300；(2)输入逻辑信号a(可以是图3和表二中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器的一端202输入逻辑信号a，另一端201接零电平脉冲100，逻辑信号a写入并储存在忆阻器中；(3)输入逻辑信号b(可以是图3和表二中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器一端202输入逻辑信号b，忆阻器另一端201接零电平脉冲100，在忆阻器中完成逻辑信号a和逻辑信号b的三值逻辑加MAX(a，b)逻辑运算；(4)读取逻辑运算结果。在忆阻器的两端施加小的读取电压，然后读流过忆阻器的电流。逻辑运算的结果至少有三种电阻状态：更低阻态BelowLowResistance(B)300、低阻态LowResistance(L)301与高阻态HighResistance(H)302，所以读出的电流会有三个不同的值，分别反映这三种状态，即忆阻器的电阻状态。表三反映的就是利用单个器件实现三值逻辑加MAX逻辑的输入信号和逻辑运算结果。比如当输入信号a，b分别为为“1”，“2”时，先输入信号a为V1电压脉冲104，忆阻器两端电压为-V1电压脉冲，由-Vth1>-V1可知忆阻器电阻状态由初始电阻状态更低阻态B转变为低阻态L，再输入信号b为V2电压脉冲106，忆阻器两端电压为-V2电压脉冲，由-V2<-Vth2可知忆阻器电阻状态由低阻态L转变为高阻态H，其它信号输入与此类似，由此实现三值逻辑加MAX逻辑运算。表三本发明还可以通过图1中提供的单个忆阻器去实现三值逻辑乘(取最小MIN逻辑)、三值比较逻辑(大于中间值取最大GTL-BH逻辑、小于中间值取最大LTL-BH逻辑)。其中逻辑信号定义仍然如表二所示，这三种逻辑运算的逻辑真值表分别如表四、表五和表六所示。表四：f＝MIN(a，b)abf000010020100111121200211222表五：大于中间值取最大GTL-BH逻辑，f2(x)=2,x=20,x≠2]]>表六：小于中间值取最大LTL-BH逻辑，f0(x)=2,x=20,x≠2]]>af021020通过实施例图1中提供的单个忆阻器去实现三值逻辑乘(取最小MIN逻辑)的具体逻辑操作方法如下：(1)初始化器件电阻。忆阻器的一端202接零电平脉冲100，忆阻器另一端201接正向第二阈值转变电压脉冲+Vth2102，这样可以将忆阻器的电阻状态初始化为更低阻态BelowLowResistance(B)300；(2)输入逻辑信号a(可以是图3和表二中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器的一端202输入逻辑信号a，另一端201接零电平脉冲100，逻辑信号a写入并储存在忆阻器中；(3)输入逻辑信号b(可以是图3和表二中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器一端202输入逻辑信号b，忆阻器另一端201接V2电压脉冲106，在忆阻器中完成逻辑信号a和逻辑信号b的三值逻辑乘MIN(a，b)逻辑运算；(4)读取逻辑运算结果。在忆阻器的两端施加小的读取电压，然后读流过忆阻器的电流，输入信号和逻辑运算结果如表七所示。表七通过实施例图1中提供的单个忆阻器去实现三值比较逻辑(大于中间值取最大GTL-BH逻辑)的具体逻辑操作方法如下：(1)初始化器件电阻。忆阻器的一端202接零电平脉冲100，忆阻器另一端201接正向第二阈值转变电压脉冲+Vth2102，这样可以将忆阻器的电阻状态初始化为更低阻态BelowLowResistance(B)300；(2)输入逻辑信号(可以是图3和表二中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器的一端201接Vbase1电压脉冲103，忆阻器另一端202接输入逻辑信号，在忆阻器中完成三值比较逻辑GTL-BH逻辑运算；(3)读取逻辑运算结果。在忆阻器的两端施加小的读取电压，然后读流过忆阻器的电流，输入信号和运算结果如表八所示。表八通过实施例图1中提供的单个忆阻器去实现三值比较逻辑(小于中间值取最大LTL-BH逻辑)的具体逻辑操作方法如下：(1)初始化器件电阻。忆阻器的一端202接零电平脉冲100，忆阻器另一端201接正向第二阈值转变电压脉冲+Vth2102，这样可以将忆阻器的电阻状态初始化为更低阻态BelowLowResistance(B)300；(2)输入逻辑信号(可以是图3和表二中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器的一端201接输入逻辑信号，忆阻器另一端202接Vbase2电压脉冲105，在忆阻器中完成三值比较逻辑LTL-BH逻辑运算；(3)读取逻辑运算结果。在忆阻器的两端施加小的读取电压，然后读流过忆阻器的电流，输入信号和运算结果如表九所示。表九图5是本发明实施例提供的基于图1中三层忆阻器在电脉冲作用下的电阻状态转变特性制备的三值逻辑器件。图5(a)展示了器件的电路符号，可以看作两个相同的忆阻器M1(211)和M2(213)同向串联构成。忆阻器M1(211)上电极引出端口为210，忆阻器M1(211)下电极引出端口和忆阻器M2(213)上电极引出端口相连构成一个引出端口212，忆阻器M2(213)下电极引出端口为214。图5(b)为这种三值逻辑器件结构图，忆阻器M1(211)由上电极215和下电极217以及功能层216构成，忆阻器M2(213)由上电极218和下电极220以及功能层219构成，其中忆阻器M1(211)的上电极215和忆阻器M2(213)的上电极218采用相同的材料和工艺制备，忆阻器M1(211)的下电极217和忆阻器M2(213)的下电极220采用相同的材料和工艺制备，忆阻器M1(211)的功能层216和忆阻器M2(213)的功能层219采用相同的材料和工艺制备，由此达到两个忆阻器M1(211)和M2(213)完全一致的电阻状态转变特性。实施例中设计的三值逻辑器件采用了两个忆阻器同向串联的结构，事实上也可以利用单个忆阻器去实现多值逻辑，也可以采用更多的忆阻器去实现多值逻辑，只是为了更清晰地展示本发明的优势，实施例中选择了两个忆阻器去构成三值逻辑器件，但本发明并不局限于此。从图5(a)中可以看出该器件有三个端口，可以看作两个相同的忆阻器M1(211)和M2(213)同向串联构成，每个忆阻器都具备图2中的在外加脉冲激励后的电阻状态转变特性。逻辑运算的结果以电阻状态的形式分别存储在两个忆阻器M1(211)和M2(213)中。运算结果的读取采用从忆阻器M1(211)的一端210和M2(213)的一端214同时施加小的读取电压，从两个忆阻器M1(211)和M2(213)的共同连接端口212读取电流，逻辑运算的结果至少有三种状态：更低阻态BelowLowResistance(B)300与高阻态HighResistance(H)302并联(B/H并联)，低阻态LowResistance(L)301与高阻态HighResistance(H)302并联(L/H并联)，高阻态HighResistance(H)302与高阻态HighResistance(H)302并联(H/H并联)，将这三种状态分别定义为逻辑信号“0”，“1”，“2”。实施例中采用电脉冲信号作为逻辑信号，事实上也可以采用直流电平信号，光信号，磁信号等其它激励信号，实施例并不限制本发明的内容。利用图5中实施例提供的多值逻辑器件实现逻辑运算的逻辑信号定义如表十所示。表十逻辑状态定义操作脉冲电压器件电阻状态逻辑00B/H并联逻辑1V1L/H并联逻辑2V2H/H并联图6是本发明实施例基于图5中提供的多值逻辑器件实现三值逻辑加MAX逻辑的操作步骤。具体操作方法如下：(1)初始化器件电阻。忆阻器M1(211)和M2(213)连接端212接零电平脉冲100，忆阻器M1(211)另一端210接正向第二阈值转变电压脉冲+Vth2102，忆阻器M2(213)另一端214也接正向第二阈值转变电压脉冲+Vth2102，这样可以将忆阻器M1(211)和M2(213)的电阻态分别初始化为更低阻态BelowLowResistance(B)300和高阻态HighResistance(H)302；(2)输入逻辑信号a(可以是图2和表十中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时输入逻辑信号a，忆阻器M1(211)另一端(210)接零电平脉冲100，逻辑信号a写入并储存在忆阻器M1(211)中，忆阻器M2(213)的电阻状态保持为高阻态HighResistance(H)302不变；(3)输入逻辑信号b(可以是图2和表十中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时输入逻辑信号b，忆阻器M1(211)另一端(210)接零电平脉冲100，在忆阻器M1(211)中完成逻辑信号a和逻辑信号b的三值逻辑加MAX(a，b)逻辑运算，忆阻器M2(213)的电阻状态保持为高阻态HighResistance(H)302不变；(4)读取逻辑运算结果。从忆阻器M1(211)的一端210和M2(213)的一端214同时施加小的读取电压，从两个忆阻器M1(211)和M2(213)的共同连接端口212读取电流。逻辑运算的结果至少有三种状态：更低阻态BelowLowResistance(B)300与高阻态HighResistance(H)302并联(B/H并联)，LowResistance(L)301与高阻态HighResistance(H)302并联(L/H并联)，高阻态HighResistance(H)302与高阻态HighResistance(H)302并联(H/H并联)，所以读出的电流会有三个不同的值，分别反映这三种状态，即两个忆阻器M1(211)和M2(213)电阻值的并联。表十一反映的就是三值逻辑加MAX逻辑运算的输入信号和逻辑运算结果。表十一基于图5中提供的多值逻辑器件实现三值逻辑乘MIN逻辑的具体逻辑操作方法如下：(1)初始化器件电阻。忆阻器M1(211)和M2(213)连接端212接零电平脉冲100，忆阻器M1(211)另一端210接正向第二阈值转变电压脉冲+Vth2102，忆阻器M2(213)另一端214也接正向第二阈值转变电压脉冲+Vth2102，这样可以将忆阻器M1(211)和M2(213)的电阻态分别初始化为更低阻态BelowLowResistance(B)300和高阻态HighResistance(H)302；(2)输入逻辑信号a(可以是图2和表十中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时输入逻辑信号a，忆阻器M1(211)另一端(210)接零电平脉冲100，逻辑信号a写入并储存在忆阻器M1(211)中，忆阻器M2(213)的电阻状态保持为高阻态HighResistance(H)302不变；(3)输入逻辑信号b(可以是图2和表十中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时输入逻辑信号b，忆阻器M1(211)另一端(210)接V2电压脉冲106，在忆阻器M1(211)中完成逻辑信号a和逻辑信号b的三值逻辑乘MIN(a，b)逻辑运算，忆阻器M2(213)的电阻状态保持为高阻态HighResistance(H)302不变；(4)读取逻辑运算结果。从忆阻器M1(211)的一端210和M2(213)的一端214同时施加小的读取电压，从两个忆阻器M1(211)和M2(213)的共同连接端口212读取电流，读取结果反映了两个忆阻器M1(211)和M2(213)电阻值的并联。表十二反映的就是三值逻辑乘MIN逻辑运算的输入信号和逻辑运算结果。表十二基于图5中提供的多值逻辑器件实现LTL-BH三值比较逻辑的具体逻辑操作方法如下：(1)初始化器件电阻。忆阻器M1(211)和M2(213)连接端212接零电平脉冲100，忆阻器M1(211)另一端210接正向第二阈值转变电压脉冲+Vth2102，忆阻器M2(213)另一端214也接正向第二阈值转变电压脉冲+Vth2102，这样可以将忆阻器M1(211)和M2(213)的电阻态分别初始化为更低阻态BelowLowResistance(B)300和高阻态HighResistance(H)302；(2)输入逻辑信号(可以是图2和表十中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)的一端210接输入逻辑信号，忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时接Vbase2电压脉冲105，在忆阻器M1(211)中完成逻辑信号三值比较逻辑LTL-BH逻辑运算，忆阻器M2(213)的电阻状态保持为高阻态HighResistance(H)302不变；(3)读取逻辑运算结果。从忆阻器M1(211)的一端210和M2(213)的一端214同时施加小的读取电压，从两个忆阻器M1(211)和M2(213)的共同连接端口212读取电流，读取结果反映了两个忆阻器M1(211)和M2(213)电阻值的并联。表十三反映的就是三值比较逻辑LTL-BH逻辑运算的输入信号和逻辑运算结果。表十三基于图5中提供的多值逻辑器件实现GTL-BH三值比较逻辑的具体逻辑操作方法如下：(1)初始化器件电阻。忆阻器M1(211)和M2(213)连接端212接零电平脉冲100，忆阻器M1(211)另一端210接正向第二阈值转变电压脉冲+Vth2102，忆阻器M2(213)另一端214也接正向第二阈值转变电压脉冲+Vth2102，这样可以将忆阻器M1(211)和M2(213)的电阻态分别初始化为更低阻态BelowLowResistance(B)300和高阻态HighResistance(H)302；(2)输入逻辑信号(可以是图2和表十中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)的一端210接Vbase1电压脉冲103，忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时接输入逻辑信号，在忆阻器M1(211)中完成逻辑信号三值比较逻辑GTL-BH逻辑运算，忆阻器M2(213)的电阻状态保持为高阻态HighResistance(H)302不变；(3)读取逻辑运算结果。从忆阻器M1(211)的一端210和M2(213)的一端214同时施加小的读取电压，从两个忆阻器M1(211)和M2(213)的共同连接端口212读取电流，读取结果反映了两个忆阻器M1(211)和M2(213)电阻值的并联。表十四反映的就是三值比较逻辑GTL-BH逻辑运算的输入信号和逻辑运算结果。表十四图7是本发明实施例基于图5中提供的逻辑器件实现EQL-BH三值比较逻辑的操作步骤。三值比较逻辑(等于中间值取最大EQL-BH逻辑)的逻辑真值表如表十五所示。表十五：等于中间值取最大EQL-BH逻辑，f1(x)=2,x=10,x≠1]]>af001220基于图5中提供的多值逻辑器件实现EQL-BH三值比较逻辑的具体逻辑操作方法如下：(1)初始化器件电阻。分两个步骤进行：第一步将忆阻器M1(211)的一端210与忆阻器M1(211)和M2(213)连接端212同时接零电平脉冲，忆阻器M2(213)另一端214接正向第二阈值转变电压脉冲+Vth2102，先将忆阻器M2电阻状态转变为高阻态HighResistance(H)302。第二步将忆阻器M1(211)的一端210接零电平脉冲，忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时接正向第二阈值转变电压脉冲+Vth2102，这时候忆阻器M1(211)电阻状态转变为高阻态HighResistance(H)302，忆阻器M2(213)电阻状态保持为高阻态HighResistance(H)302不变，由此我们可以将忆阻器M1(211)和M2(213)的电阻态都初始化为高阻态HighResistance(H)302；(2)输入逻辑信号(可以是图2和表十中定义的操作脉冲电压逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)的一端210接Vbase2电压脉冲，忆阻器M1(211)和M2(213)连接端212接输入逻辑信号，忆阻器M2(213)另一端214接Vbase1电压脉冲，忆阻器M1(211)和M2(213)的电阻状态都会随输入的逻辑信号发生变化，由此可以完成三值比较逻辑EQL-BH逻辑运算；(3)读取逻辑运算结果。从忆阻器M1(211)的一端210和M2(213)的一端214同时施加小的读取电压，从两个忆阻器M1(211)和M2(213)的共同连接端口212读取电流，读取结果反映了两个忆阻器M1(211)和M2(213)电阻值的并联。表十六反映的就是三值比较逻辑EQL-BH逻辑运算的输入信号和逻辑运算结果。表十六本发明实施例提供的三值取反逻辑逻辑的逻辑真值表如表十七所示。表十七：X‾=f0(x)+1*f1(x)]]>af021120基于图5中提供的多值逻辑器件实现三值取反逻辑逻辑的具体逻辑操作方法如下：(1)初始化器件电阻。分两个步骤进行：第一步将忆阻器M1(211)的一端210与忆阻器M1(211)和M2(213)连接端212同时接零电平脉冲，忆阻器M2(213)另一端214接正向第二阈值转变电压脉冲+Vth2102，先将忆阻器M2电阻状态转变为高阻态HighResistance(H)302。第二步将忆阻器M1(211)的一端210接零电平脉冲，忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时接正向第二阈值转变电压脉冲+Vth2102，这时候忆阻器M1(211)电阻状态转变为高阻态HighResistance(H)302，忆阻器M2(213)电阻状态保持为高阻态HighResistance(H)302不变，由此我们可以将忆阻器M1(211)和M2(213)的电阻态都初始化为高阻态HighResistance(H)302；(2)输入逻辑信号(可以是图2(b)中定义的逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)的一端210以及忆阻器M1(211)和M2(213)共同连接端212同时接输入逻辑信号，忆阻器M2(213)另一端214接零电平脉冲，忆阻器M1(211)的电阻状态保持为HighResistance(H)302不变，忆阻器M2(213)的电阻状态随输入逻辑信号发生变化，结合读取过程完成三值逻辑取反逻辑操作；(3)读取逻辑运算结果。从忆阻器M1(211)的一端210和M2(213)的一端214同时施加小的读取电压，从两个忆阻器M1(211)和M2(213)的共同连接端口212读取电流，读取结果反映了两个忆阻器M1(211)和M2(213)电阻值的并联。表十八反映的就是三值取反逻辑逻辑运算的输入信号和逻辑运算结果。表十八本发明实施例提供的三值右旋逻辑逻辑的逻辑真值表如表十九所示。表十九：x→=f1(x)+1*f0(x)]]>af011220基于图5中提供的多值逻辑器件实现三值右旋逻辑逻辑的具体逻辑操作方法如下：(1)初始化器件电阻。分两个步骤进行：第一步将忆阻器M1(211)的一端210与忆阻器M1(211)和M2(213)连接端212同时接零电平脉冲，忆阻器M2(213)另一端214接正向第二阈值转变电压脉冲+Vth2102，先将忆阻器M2电阻状态转变为高阻态HighResistance(H)302。第二步将忆阻器M1(211)的一端210接零电平脉冲，忆阻器M1(211)和M2(213)连接端212以及忆阻器M2(213)另一端214同时接正向第二阈值转变电压脉冲+Vth2102，这时候忆阻器M1(211)电阻状态转变为高阻态HighResistance(H)302，忆阻器M2(213)电阻状态保持为高阻态HighResistance(H)302不变，由此我们可以将忆阻器M1(211)和M2(213)的电阻态都初始化为高阻态HighResistance(H)302；(2)输入逻辑信号(可以是图2(b)中定义的逻辑信号“0”、“1”、“2”，即零电平脉冲100、V1电压脉冲104和V2电压脉冲106)。忆阻器M1(211)的一端210接V1电压脉冲104，忆阻器M1(211)和M2(213)共同连接端212接输入逻辑信号，忆阻器M2(213)另一端214接Vbase1电压脉冲103，忆阻器M1(211)和M2(213)的电阻状态都会随输入的逻辑信号发生变化，结合读取过程由此完成三值右旋逻辑的逻辑运算；(3)读取逻辑运算结果。从忆阻器M1(211)的一端210和M2(213)的一端214同时施加小的读取电压，从两个忆阻器M1(211)和M2(213)的共同连接端口212读取电流，读取结果反映了两个忆阻器M1(211)和M2(213)电阻值的并联。表二十反映的就是三值右旋逻辑逻辑运算的输入信号和逻辑运算结果。表二十本发明基于单个具有多电阻状态转变特性的忆阻器实现了三值逻辑运算，也利用两个具有多电阻状态转变特性的忆阻器同向串联的忆阻器实现了三值逻辑的完备集运算。本发明还利用具备N个电阻状态转变特性的忆阻器提出了一种N值T门(Toffoli门)逻辑电路结构和操作方法，下面以三值T门逻辑为例来进行阐释。N值T门公式如下：本发明实施例提供的三值T门逻辑公式为：T(x,y,z,k)=f0(k)*x+f1(k)*y+f2(k)*z=x,k=0y,k=1z,k=2]]>图8是本发明实施例利用图1中的忆阻器实现三值T门逻辑的电路结构。这里本发明需要重新定义一下逻辑信号，将零电平脉冲定义为逻辑信号“0”，将正向第一阈值转变电压脉冲+Vth1101定义为逻辑信号“1”，将正向第二阈值转变电压脉冲+Vth2102定义为逻辑信号“2”，读取器件电阻状态时将器件高阻态HighResistance(H)302定义为逻辑“0”，将低阻态LowResistance(L)301定义为逻辑“1”，将更低阻态BelowLowResistance(B)300定义为逻辑“2”。具体参数如表二十一所示。表二十一逻辑状态定义操作脉冲电压器件电阻状态逻辑00H逻辑1+Vth1L逻辑2+Vth2B从图8中我们可以看到T门由三个完全相同的忆阻器M3(34)、M4(35)、M5(36)构成，其中三个忆阻器的底电极连在一起作为一个端口33，忆阻器M3(34)、M4(35)、M5(36)另外一端分别为30、31和32。T门逻辑的具体操作方法如下：(1)初始化器件电阻。忆阻器M3(34)、M4(35)、M5(36)的端口30、31和32分别输入零电平脉冲，三个忆阻器相连端33输入正向第二阈值电压脉冲+Vth2102，使得每个器件忆阻器M3(34)、M4(35)、M5(36)的电阻状态均为高阻态HighResistance(H)302；(2)输入逻辑信号。忆阻器M3(34)、M4(35)、M5(36)的端口30、31和32分别输入逻辑信号X，Y，Z(这里的逻辑信号可以是表八中定义的逻辑信号“0”，“1”，“2”，即零电平脉冲，正向第一阈值转变电压脉冲+Vth1101，正向第二阈值转变电压脉冲+Vth2102)，三个忆阻器相连端33端接零电平脉冲，实现逻辑信号的写入并存储；(3)读取逻辑运算结果，实现T门操作。当k＝0时，读取忆阻器M3(34)的电阻状态；当k＝1时，读取忆阻器M4(35)的电阻状态；当k＝3时，读忆阻器M5(36)的电阻状态。读取过程可以采用小电压或者小电流读取，即可以在端口30、31和32分别加小的读取电压，分别测量流过忆阻器M3(34)、M4(35)、M5(36)的电流，可以得到三种不同的电流值，分别反映忆阻器的电阻状态，由此可以完成T门逻辑操作。本实施例提供的是三值T门逻辑电路，但是这种电路结构并不仅仅局限于三值T门逻辑，同样适用于多值T门逻辑。只要忆阻器能有N不同的物理状态，我们选取不同的脉冲信号和电阻状态作为不同的逻辑信号，我们就能实现N值T门逻辑。在T门逻辑的基础上我们可以实现任何多值逻辑的完备集逻辑运算，对推动多值逻辑的发展具有重大意义。本发明实施例中逻辑器件的逻辑运算实现基于忆阻器随外加脉冲电压发生的稳定可逆的电阻转变，其运算结果可以直接非易失性的以器件电阻态存储在器件中，从而具有计算和存储在单个单元中融合的特点。但是本发明并不仅限于此，通过其它信号，比如直流电平信号，光信号，磁信号等同样可以完成这种逻辑运算，只要该器件能展现出类似于脉冲电阻转变的特性。此外，实现三值逻辑完备集的逻辑运算只需要两个忆阻器多步操作完成，极大地简化了多值逻辑电路的设计，降低了集成工艺的复杂性。最后，本发明还提出了一种多值逻辑的T门逻辑操作方法，将为后续多值逻辑电路设计提供研究基础，极大地促进非易失性逻辑器件的设计和应用。本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。当前第1页1 2 3