1.一种静态随机存储器位线预充电路，其特征在于，位线预充电路连接在静态随机存储器的存储单元的逻辑互补的第一位线和第二位线之间，所述位线预充电路在预充电使能信号使能时工作，所述预充电使能信号在读写操作完成后使能、在读写操作期间不使能，所述位线预充电路包括：
位线平衡电路，其控制端连接位线平衡使能信号，用于对所述第一位线和所述第二位线的电压进行平衡并使平衡后所述第一位线和所述第二位线的电压都为平衡电压；
电压判断电路，用于对所述平衡电压和预充电阈值电压进行比较且根据比较结果信号以及所述预充电使能信号形成预充电判断信号；
开关电路，其控制端连接所述预充电判断信号，所述开关电路连接在预充电压源和所述第一位线以及所述第二位线之间；
在所述预充电使能信号使能时：当所述平衡电压大于等于所述预充电阈值电压时，所述开关电路使所述第一位线和所述预充电压源的连接以及所述第二位线和所述预充电压源的连接都断开，从而使所述第一位线和所述第二位线的电压都保持为所述平衡电压；当所述平衡电压小于所述预充电阈值电压时，所述开关电路使所述第一位线和所述预充电压源的连接以及所述第二位线和所述预充电压源的连接都导通，从而使所述第一位线和所述第二位线的电压充电到所述预充电压源提供的预充电压；
在所述预充电使能信号不使能时，所述开关电路使所述第一位线和所述预充电压源的连接以及所述第二位线和所述预充电压源的连接都断开。
2.如权利要求1所述的静态随机存储器位线预充电路，其特征在于：所述位线平衡电路包括第一MOS晶体管，所述第一MOS晶体管的栅极连接位线平衡使能信号，所述第一MOS晶体管的源极和漏极连接在所述第一位线和所述第二位线之间，所述第一MOS晶体管作为所述第一位线和所述第二位线连接的开关，通过所述位线平衡使能信号控制所述第一MOS晶体管的导通和断开。
3.如权利要求2所述的静态随机存储器位线预充电路，其特征在于：所述第一MOS晶体管由PMOS管组成；所述位线平衡使能信号为低电平时所述第一MOS晶体管导通，所述位线平衡使能信号为高电平时所述第一MOS晶体管断开。
4.如权利要求3所述的静态随机存储器位线预充电路，其特征在于：所述预充\t电使能信号为高电平时使能、在低电平时不使能，所述位线平衡使能信号为所述预充电使能信号的反相信号。
5.如权利要求1所述的静态随机存储器位线预充电路，其特征在于：所述电压判断电路包括比较器，所述比较器的正相输入端连接所述预充电阈值电压、反相输入端连接所述平衡电压。
6.如权利要求5所述的静态随机存储器位线预充电路，其特征在于：所述比较器的反相输入端通过连接所述第一位线或所述第二位线来连接所述平衡电压。
7.如权利要求5所述的静态随机存储器位线预充电路，其特征在于：所述电压判断电路还包括双输入与非门，所述比较器的输出端连接到所述双输入与非门的第一输入端，所述预充电使能信号连接到所述双输入与非门的第二输入端，所述预充电使能信号为高电平时使能、在低电平时不使能；所述双输入与非门的输出端输出所述预充电判断信号。
8.如权利要求7所述的静态随机存储器位线预充电路，其特征在于：所述开关电路包括第二PMOS管和第三PMOS管，所述第二PMOS管的栅极和所述第三PMOS管的栅极都连接所述预充电判断信号，所述第二PMOS管的源极和所述第三PMOS管的源极都连接所述预充电压源，所述第二PMOS管的漏极连接所述第一位线，所述第三PMOS管的漏极连接所述第二位线。
9.如权利要求7所述的静态随机存储器位线预充电路，其特征在于：所述开关电路包括第二NMOS管和第三NMOS管，所述第二NMOS管的栅极和所述第三NMOS管的栅极都连接所述预充电判断信号的反相信号，所述第二NMOS管的漏极和所述第三NMOS管的漏极都连接所述预充电压源，所述第二NMOS管的源极连接所述第一位线，所述第三NMOS管的源极连接所述第二位线。
10.如权利要求2中所述的静态随机存储器位线预充电路，其特征在于：所述第一MOS晶体管由NMOS管组成；所述位线平衡使能信号为低电平时所述第一MOS晶体管断开，所述位线平衡使能信号为高电平时所述第一MOS晶体管导通。
11.如权利要求10所述的静态随机存储器位线预充电路，其特征在于：所述预充电使能信号为高电平时使能、在低电平时不使能，所述位线平衡使能信号采用所述预充电使能信号。
12.如权利要求1至11中任一权利要求所述的静态随机存储器位线预充电路，\t其特征在于：所述预充电阈值电压大于等于所述预充电压源提供的预充电压，所述预充电阈值电压小于所述静态随机存储器的工作电源电压。
13.如权利要求12所述的静态随机存储器位线预充电路，其特征在于：所述预充电压源提供的预充电压小于等于所述静态随机存储器的工作电源电压的一半。
14.如权利要求1所述的静态随机存储器位线预充电路，其特征在于：所述静态随机存储器的存储单元包括多个且各所述存储单元排列成阵列结构，同一列的各所述存储单元的第一输出端连接所述第一位线、第二输出端连接所述第二位线之间，各所述存储单元的第一输出端和第二输出端输出的信号为互为反相的互补信号。