存储器系统及其操作方法与流程

相关申请的交叉引用

本申请要求于2015年12月24日提交的申请号为10-2015-0186110的韩国专利申请的优先权，其全文通过引用并入本文。

本发明的示例性实施例涉及一种存储器系统的编程和测试读取操作，并且尤其涉及一种使用编程时间信息来管理数据的存储器系统及其操作方法。

背景技术：

计算机环境范式已经转变为普适计算系统，其可以在任何时间和任何地点被使用。由于此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用得以迅速增加。这些便携式电子装置一般使用具有用于数据存储的一个或多个半导体存储器装置的存储器系统。半导体存储器装置以下简称为存储器装置，其可以用作便携式电子装置的主要或辅助存储器装置。

因为使用存储器装置的数据存储装置不具有活动的部件，所以它们具有优良的稳定性、持久性、高的信息存取速度以及低功耗。具有这些优势的数据存储装置的示例包括通用串行总线(usb)存储器装置、具有多种接口的存储卡和固态驱动器(ssd)。

技术实现要素：

多种实施例涉及使用编程时间信息来管理数据的存储器系统及其操作方法。

在一个实施例中，包括多个存储块的存储器系统的操作方法可以包括：基于编程时间，对在多个存储块中选择的存储块的页面进行分组；对页面的组顺序地执行测试读取；检测测试-读取组的页面内的错误；以及对基于错误检测的结果选择的页面重新编程。

在一个实施例中，包括多个存储块的存储器系统的操作方法可以包括：通过按照较长的编程间隔(lapse)时间的顺序设置页面来对在多个存储块中选择的块的页面进行分组；对组中编程间隔时间等于或大于第一阈值的页面的第一组执行测试读取；检测第一页面组内的错误；对基于错误的检测结果选择的第一页面组的页面重新编程；以及将除了已选择的页面之外的页面重新分组为剩余组。

附图说明

图1是示出根据本发明的一个实施例的包括存储器系统的数据处理系统的简图。

图2是示出在图1中所示的存储器系统内的存储器装置的简图。

图3是示出根据本发明的一个实施例的存储器装置内的存储块的电路图。

图4至图11是图示地示出在图2中所示的存储器装置的简图。

图12是示出根据本发明的一个实施例的存储器系统的简图。

图13是示出根据本发明的一个实施例的包括在存储器装置内的存储器单元的阈值电压分布的简图。

图14是示出根据本发明的一个实施例的用于对页面进行分组的操作的简图。

图15是示出根据本发明的一个实施例的存储器系统的操作的流程图。

具体实施方式

以下将参照附图对多个实施例进行更详细地描述。然而，本发明可以不同的形式实施并且不应被解释为限制于本文提出的实施例。而是，这些实施例被提供使得本公开将是全面和完整的，并将本发明充分传达至本领域内的普通技术人员。在整个公开中，相似的参考数字在本发明的各种附图和实施例中指的是相似的部件。

将理解的是，尽管术语“第一”、“第二”、“第三”等等可以被用于此以描述多个元件，但这些元件并不由这些术语所限制。这些术语被用于区分一个元件与另一个元件。因此，在不偏离本发明的精神和范围的情况下，下面所描述的第一元件也可以被称为第二或者第三元件。

将进一步理解的是，当一个元件被称作为被“连接至”或“联接至”另一个元件时，其可以直接在另一个元件上、直接连接至或联接至另一个元件，或者可能存在一个或多个中间元件。此外，也将被理解的是，当一个元件被称作为在两个元件“之间”时，其可以是在这两个元件之间的仅有的元件，或者也可以存在一个或多个中间元件。

本文所使用的术语只是为了描述特定实施例的目的而并不旨在限制本发明。正如本文所使用的，除非上下文清楚地表明，否则单数形式也旨在包括复数形式。将进一步理解的是，在本说明中使用的术语“包含”、“由…构成”、“由…组成”和“包括”说明所述元件的存在但不排除一个或多个其它元件的存在或添加。正如本文所使用的，术语“和/或”包括相关的所列项目的一个或多个的任一或全部组合。

除非另有定义，否则包括本文所用的技术和科学术语的所有术语具有与本发明所属领域内的普通技术人员通常所理解的相同的意义。将进一步理解的是，术语，诸如那些在常用的字典中定义的术语，应当理解为其意义与其在相关领域的语境中的意义相一致并且不应当被理解为理想化或过于正式的意义，除非在本文中有明确定义。

在下文的描述中，陈述大量具体细节是为了提供本发明的全面的理解。本发明可以在没有某些或全部这些具体细节的情况下被实施。在其它实例中，众所周知的工艺结构和/或过程没有被详细描述是为了不使本发明过于晦涩。

在一些实例中，正如对本领域中的普通技术人员来讲将会是显而易见的，联系特定实施例描述的元件可以被单独使用或与其它实施例结合使用，除非另有特殊说明。

在下文中，将参照附图详细描述本发明的多个实施例。

现在参照图1，根据本发明的实施例，数据处理系统100被提供。数据处理系统100可以包括主机102和存储器系统110。

主机102可以包括任何适当的电子装置。例如，主机102可以包括便携式电子装置，诸如移动电话、mp3播放器、手提电脑等等。主机可以包括非便携式电子装置，诸如台式电脑、游戏机、电视机、投影仪等等。

存储器系统110可以响应于来自主机102的请求存储待被主机102访问的数据。存储器系统110可以被用作主机102的主存储器系统或者辅助存储器系统。根据主机接口的协议，存储器系统110可以被实施为与主机102电联接。一个或多个半导体存储器装置可以被使用。易失性存储器装置或非易失性存储器装置可以被使用。例如，存储器系统110可以使用固态驱动器(ssd)、多媒体卡(mmc)、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)和微型-mmc、安全数字(sd)卡、迷你-sd和微型-sd、通用串行总线(usb)存储装置、通用闪存(ufs)装置、标准闪存(cf)卡、智能媒体(sm)卡、记忆棒等等来实施。

用于存储器系统110的存储装置可以使用诸如动态随机存取存储器(dram)、静态随机存取存储器(sram)等易失性存储器装置来实施。可选地，用于存储器系统110的存储装置可以使用诸如以下的非易失性存储器装置来实施：只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电随机存取存储器(fram)、相变ram(pram)、磁阻ram(mram)、电阻式ram(rram)等等。

存储器系统110可以包括用于存储数据的存储器装置150和用于控制数据在存储器装置150内的存储的控制器130。在存储器装置150内的数据可以被主机102访问。

控制器130和存储器装置150可以被集成到单个半导体装置内。例如，控制器130和存储器装置150可以被集成到被配置为固态驱动器(ssd)的半导体装置内。配置存储器系统110为ssd通常可以允许主机102的操作速度显著增加。

控制器130和存储器装置150可以被集成到被配置为诸如以下的存储卡的半导体装置内：个人计算机存储卡国际协会(pcmcia)卡、标准闪存(cf)卡、智能媒体(sm)卡(smc)、记忆棒、多媒体卡(mmc)、rs-mmc和微型-mmc、安全数字(sd)卡、迷你-sd、微型-sd和sdhc、通用闪存(ufs)装置等等。

并且，例如，存储器系统110可以是或包含计算机、超级移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航装置、黑匣子、数字相机、数字多媒体广播(dmb)播放器、三维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器、能够在无线环境下传输和接收信息的装置、配置家庭网络的多个电子装置中的一个、配置计算机网络的多个电子装置中的一个、配置远程信息处理网络的多个电子装置中的一个、rfid装置、配置计算系统的多个组成元件中的一个等等。

存储器装置150可以存储由主机102提供的数据。在读取操作期间，存储器装置150可以向主机102提供存储的数据。一个或更多存储器装置150可以被采用。一个或多个存储器装置150可以大体相同。一个或多个存储器装置可以是不同的存储器装置。存储器装置150可以包括一个或多个存储块152、154和156。存储块152、154和156中的每个可以包括多个页面。每一页面可以包括电联接至多条字线(wl)的多个存储器单元。存储器装置150可以是非易失性存储器装置，其甚至在电源被中断或关闭时能够保留存储的数据。根据一个实施例，存储器装置可以是闪速存储器。存储器装置可以是具有三维(3d)堆叠结构的闪速存储器装置。稍后在下文中参照附图2至图11描述具有三维(3d)堆叠结构的非易失性存储器装置150的示例。

控制器130可以控制存储器装置150的全部操作，诸如，读取操作、写入操作、编程操作和/或擦除操作。通常，控制器130可以响应于来自主机102的请求控制存储器装置150。例如，控制器130可以响应于来自主机102的读取请求向主机102提供从存储器装置150读取的数据。或者，作为又一个示例，控制器可以响应于写入请求将主机102提供的数据存储至存储器装置150中。

任何适当的控制器可以被使用。例如，控制器130可以包括主机接口单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、nand闪速控制器(nfc)142和存储器144。

主机接口单元132可以处理由主机102提供的指令和/或数据。主机接口单元132可以通过诸如以下的多个接口协议中的至少一个与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、串行scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)等等。主机接口单元132可以包括适于与主机102和当可能被需要时控制器130的其它组件通信的任何适当的电路、系统或装置。

ecc单元138可以检测和校正在读取操作期间从存储器装置150读取的数据的错误。多种检测和校正技术可以被采用。例如，如果由ecc单元138检测的错误位的数量大于或等于可校正错误位的阈值，则ecc单元138可不校正错误位并输出指示校正错误位失败的错误校正失败信号。

ecc单元138可以基于任何合适的错误校正方案执行错误校正操作。例如，ecc单元138可以基于诸如以下的编码调制方案执行错误校正操作：例如，低密度奇偶校验(ldpc)码、博斯-乔德里-霍昆格姆(bch)码、turbo码、里德-所罗门(rs)码、卷积码、递归系统码(rsc)、格形编码调制(tcm)、分组编码调制(bcm)等等。ecc单元138可以包括错误检测和校正操作所需要的任何适当的电路、系统或装置。

pmu140可以提供和管理用于控制器130的电功率。例如，当可能需要时，pmu140可以为控制器130的多个组件提供和管理电功率。

nfc142可以充当控制器130和存储器装置150之间的存储器接口以允许控制器130响应于来自主机102的请求控制存储器装置150。例如，nfc142可以产生用于存储器装置150的控制信号。例如，当存储器装置150是闪速存储器特别是nand闪速存储器时，nfc可以在处理器134的控制下处理数据。

存储器144可以充当存储器系统110和控制器130的工作存储器，并存储用于驱动存储器系统110和控制器130的数据。例如，当控制器130控制存储器装置150的操作时，存储器144可以存储被控制器130和存储器装置150用于诸如读取操作、写入操作、编程操作和擦除操作的操作的数据。

存储器144可以是或包含易失性存储器。例如，存储器144可以是或包含静态随机存取存储器(sram)或动态随机存取存储器(dram)。如上所述，存储器144可以存储由主机102和存储器装置150用于读取和/或写入操作的数据。存储器144可以是或包含编程存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等等。

处理器134可以控制存储器系统110的一般操作。例如，处理器134可以响应于来自主机102的写入请求控制用于存储器装置150的写入操作。并且，例如，处理器134可以响应于来自主机102的读取请求控制用于存储器装置150的读取操作。处理器134可以驱动也被称为闪存转换层(ftl)的固件以控制存储器系统110的一般操作。处理器134可以使用微处理器、中央处理单元(cpu)等来实施。任何适当的处理器可以被使用。

例如，管理单元(未示出)可以被包括在处理器134内用于执行存储器装置150的坏块管理。因此，管理单元可以发现包括在存储器装置150内的坏存储块，即，处于用于进一步使用的不令人满意的条件下的存储块，并对坏存储块执行坏块管理操作。例如，当诸如nand闪速存储器的闪速存储器被用作存储器装置150时，由于nand逻辑功能的固有特性，在写入操作过程中可能出现编程失败。在坏块管理过程中，编程失败的存储块(例如，坏存储块)的数据可以被编程到新的存储块中。由于编程失败导致的坏块可以使存储器装置尤其是具有3d堆叠结构的存储器装置的利用效率严重恶化，并因此对存储器系统110的可靠性产生负面影响。

参照图2，存储器装置150可以包括多个存储块，例如，第0至第(n-1)块210至240，其中n为正整数。多个存储块210至240中的每一个可以包括多个页面，例如，2^m数量的页面(2^m页面)，其中m为正整数。多个页面中的每一个页面可以包括多个存储器单元，多条字线可以被电联接至多个存储器单元。应该注意的是，任意数量的合适块和每一块的页面可以被采用。

根据可以被存储在每一存储器单元内的位数，存储块可以是单层单元(slc)存储块和/多层单元(mlc)存储块。slc存储块可以包括使用存储器单元实施的多个页面，其中每一个存储器单元能够存储1位数据。mlc存储块可以包括使用存储器单元实施的多个页面，其中每一个存储器单元能够存储多位数据，例如，2位或者更多位数据。包括使用每个都能够存储3位数据的存储器单元实施的多个页面的mlc存储块可以被采用并将被称为三层单元(tlc)存储块。

在写入操作过程中，多个存储块210至240中的每一个可以存储由主机装置102提供的数据，并在读取操作过程中向主机102提供所存储的数据。

参照图3，存储器装置150的存储块152可以包括分别被电联接至位线bl0至blm-1的多个单元串340。每一单元串340可以包括至少一个漏极选择晶体管dst和至少一个源极选择晶体管sst。多个存储器单元或多个存储器单元晶体管mc0至mcn-1可以被串联地电联接在选择晶体管dst和sst之间。各自的存储器单元mc0至mcn-1可以由多层单元(mlc)组成，其中每一个多层单元存储多个位的数据信息。存储器单元可以具有任何适当的架构。

在图3中，“dsl”表示漏极选择线，“ssl”表示源极选择线，以及“csl”表示共源线。

图3示出通过nand闪速存储器单元配置的存储块152作为示例。然而，应注意的是，存储块152不限制于nand闪速存储器并且在其它实施例中，其可以由nor闪速存储器、至少结合两种存储器单元的混合闪速存储器或者存储器芯片内置有控制器的nand闪速存储器实现。并且，半导体装置的操作特性不仅可以被应用于其中通过导电浮置栅极配置电荷存储层的闪速存储器装置而且可以被应用于其中通过介电层配置电荷存储层的电荷捕获闪存(ctf)。

还应注意的是，存储器装置150不只限制于闪速存储器装置。例如，存储器装置150可以是dram或sram装置。

存储器装置150的电压发生器310可以产生待根据操作模式被提供给各自的字线的字线电压，例如，编程电压、读取电压或通过电压。电压发生器310可以产生待被提供给体材料(bulk)例如形成有存储器单元的阱区的电压。电压发生器310可以在控制电路(未示出)的控制下执行电压产生操作。电压发生器310可以产生多个可变的读取电压以产生多个读取数据。在控制电路的控制下，电压发生器310可以选择存储块或存储器单元阵列的扇区中的一个、选择被选择的存储块的字线中的一个以及向所选择的字线和未选择的字线提供字线电压。

存储器装置150的读取/写入电路320可以由控制电路控制并可以根据操作模式充当感测放大器或者写入驱动器。在验证/正常读取操作过程中，读取/写入电路320可以充当感测放大器以用于从存储器单元阵列中读取数据。而且，在编程操作过程中，读取/写入电路320可以充当写入驱动器以用于根据将被存储在存储器单元阵列中的数据来驱动位线。读取/写入电路320可以在编程操作过程中从缓冲器(未示出)接收将被写入存储器单元阵列内的数据，并根据被输入的数据驱动位线。为了这个目的，读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322、324和326。页面缓冲器322、324和326中的每一个可以包括多个锁存器(未示出)。

图4是示出根据本发明的实施例的存储器装置150的多个存储块152至156的示例的方框图。

如图4中所示，存储器装置150可以包括多个存储块blk0至blkn-1。存储块blk0至blkn-1中的每一个可以3d结构或垂直结构实现。各自的存储块blk0至blkn-1可以包括在第一至第三方向例如x-轴方向、y-轴方向、z-轴方向上延伸的多个结构。

各自的存储块blk0至blkn-1可以包括在第二方向上延伸的多个nand串ns(图8)。多个nand串ns可以在第一方向和第三方向上被提供。每一个nand串ns可以被电联接至位线bl、至少一个源极选择线ssl、至少一个接地选择线gsl、多个字线wl、至少一个虚拟字线dwl和共源线csl。各自的存储块blk0至blkn-1可以被电联接至多个位线bl、多个源极选择线ssl、多个接地选择线gsl、多个字线wl、多个虚拟字线dwl和多个共源线csl。

图5是在图4中所示的多个存储块blk0至blkn-1中的一个存储块blki的立体图。图6是图5中所示的存储块blki的沿线i-i＇截取的剖面图。

参照图5和图6，存储块blki可以包括在第一至第三方向上延伸的结构。

存储块可以包括衬底5111，衬底5111包括掺杂有第一类型杂质的硅材料。例如，衬底5111可以包括掺杂有p-型杂质的硅材料。衬底5111可以是p-型阱，例如，袋状(pocket)p-阱。衬底5111可以进一步包括围绕p-型阱的n-型阱。尽管在本发明的实施例中衬底5111被例示为p-型硅，但应注意的是衬底5111不限制于p-型硅。

在第一方向上延伸的多个掺杂区域5311至5314可以被设置在衬底5111上方。掺杂区域在第三方向上以均匀间隔隔开。多个掺杂区域5311至5314可以含有与在衬底5111中所使用的杂质类型不同的第二类型杂质。例如，多个掺杂区域5311至5314可以掺杂有n-形杂质。尽管在本发明的实施例中第一至第四掺杂区域5311至5314被例示为n-型，但应注意的是其不限制于n-型。

在衬底5111上方、介于第一和第二掺杂区5311和5312之间的区域内，在第一方向上延伸的多个介电材料区域5112可以在第二方向上以均匀的间隔隔开。介电材料区域5112也可以在第二方向上以预设的距离与衬底5111分离。每一个介电材料区域5112可以在第二方向上以预设的距离与另一个分离。介电材料5112可以包括任何适当的介电材料，诸如二氧化硅。

在衬底5111上方、介于两个连续掺杂区域之间例如介于掺杂区域5311和5312之间的区域内，多个柱状物5113在第一方向上以均匀间隔隔开。多个柱状物5113在第二方向上延伸并可以穿过介电材料区域5112，使得其可以与衬底5111电联接。每一个柱状物5113可以包括一种或多种材料。例如，每一个柱状物5113可以包括内层5115和外表面层5114。表面层5114可以包括掺杂有杂质的掺杂硅材料。例如，表面层5114可以包括掺杂有与衬底5111相同的或相同类型的杂质的硅材料。尽管在本发明的实施例中表面层5114被例示为包括p-型硅，但表面层5114不限制于p-型硅并且其它实施例可以被普通技术人员容易设想，其中衬底5111和柱状物5113的表面层5114可以掺杂有n-型杂质。

每一个柱状物5113的内层5115可以由介电材料构成。内层5115可以是或包括介电材料，诸如二氧化硅。

在第一和第二掺杂区域5311和5312之间的区域内，介电层5116可以沿着介电材料区域5112、柱状物5113和衬底5111的暴露表面设置。介电层5116的厚度可以小于介电材料区域5112之间的距离的一半。换言之，不同于介电材料5112和介电层5116的材料的区域可以被设置在(i)在介电材料区域5112的第一介电材料的底面下方的介电层5116和(ii)被提供在介电材料区域5112的第二介电材料的顶面上方的介电层5116之间。介电材料区域5112可以位于第一介电材料下方。

在介于连续掺杂区域之间的区域内，诸如在第一和第二掺杂区域5311和5312之间的区域内，多个导电材料区域5211至5291可以被设置在介电层5116的暴露表面上方。在第一方向上延伸的多个导电材料区域可以在与多个介电材料区域5112的交叉配置中在第二方向上以均匀间隔隔开。介电层5116填充在导电材料区域和介电材料区域5112之间的空间。因此，例如，在第一方向上延伸的导电材料区域5211可以被设置在邻近衬底5111的介电材料区域5112和衬底5111之间。尤其是，在第一方向上延伸的导电材料区域5211可以被设置在(i)被设置在衬底5111上方的介电层5116和(ii)被设置在邻近衬底5111的介电材料区域5112的底面下方的介电层5116之间。

在第一方向上延伸的导电材料区域5211至5291中的每一个可以被设置在(i)被设置在一个介电材料区域5112的顶面上方的介电层5116和(ii)被设置在下一个介电材料区域5112的底面下方的介电层5116之间。在第一方向上延伸的导电材料区域5221至5281可以被设置在介电材料区域5112之间。在第一方向上延伸的顶部导电材料区域5291可以被设置在最高的介电材料5112上方。在第一方向上延伸的导电材料区域5211至5291可以由金属材料制成或包括金属材料。在第一方向上延伸的导电材料区5211至5291可以由诸如多晶硅的导电材料制成或者包括诸如多晶硅的导电材料。

在第二掺杂区域5312和第三掺杂区域5313之间的区域内，可以设置与第一和第二掺杂区域5311和5312之间的结构相同的结构。例如，在第二和第三掺杂区域5312和5313之间的区域内，可以设置在第一方向上延伸的多个介电材料区域5112、在第一方向上顺序设置并在第二方向上穿过多个介电材料区域5112的多个柱状物5113、被设置在多个介电材料区域5112和多个柱状物5113的暴露表面上的介电层5116以及在第一方向上延伸的多个导电材料区域5212至5292。

在第三掺杂区域5313和第四掺杂区域5314之间的区域内，可以设置与第一和第二掺杂区域5311和5312之间的结构相同的结构。例如，在第三和第四掺杂区域5313和5314之间的区域内，可以设置在第一方向上延伸的多个介电材料区域5112、在第一方向上顺序设置并在第二方向上穿过多个介电材料区域5112的多个柱状物5113、被设置在多个介电材料区域5112和多个柱状物5113的暴露表面上的介电层5116以及在第一方向上延伸的多个导电材料区域5213至5293。

漏极5320可以分别设置在多个柱状物5113上方。漏极5320可以由掺杂有第二类型杂质的硅材料制成。漏极5320可以由掺杂有n-型杂质的硅材料制成。虽然出于便于解释的原因，漏极5320被例示为包含n-型硅，但应注意的是，漏极5320不限制于n-型硅。例如，每一个漏极5320的宽度可以大于每一个对应的柱状物5113的宽度。每一个漏极5320可以焊盘的形状设置在每一个对应的柱状物5113的顶面上方。

在第三方向上延伸的导电材料区域5331至5333可以被设置在漏极5320上方。每一个导电材料区域5331至5333可被延伸地设置在被连续设置在第三方向上的漏极5320的上方且在第一方向上彼此之间具有预设分离距离。各自的导电材料区域5331至5333可以与其下的漏极5320电联接。在第三方向上延伸的漏极5320和导电材料区域5331至5333可以通过接触插塞被电联接。在第三方向上延伸的导电材料区域5331至5333可以由金属材料制成。在第三方向上延伸的导电材料区域5331至5333可以由诸如多晶硅的导电材料制成。

在图5和图6中，各自的柱状物5113可以与介电层5116和在第一方向上延伸的导电材料区域5211至5291、5212至5292和5213至5293一起形成串。各自的柱状物5113可以与介电层5116以及在第一方向上延伸的导电材料区域5211至5291、5212至5292和5213至5293一起形成nand串ns。每一个nand串ns可以包括多个晶体管结构ts。

现在参照图7，在图6中所示的晶体管结构ts中，介电层5116可以包括第一至第三子介电层5117、5118和5119。

在每一个柱状物5113内的p-型硅的表面层5114可以充当主体。邻近柱状物5113的第一子介电层5117可以充当遂穿介电层，并可以包括热氧化层。

第二子介电层5118可以充当电荷存储层。第二子介电层5118可以充当电荷捕获层，以及可以包括氮化物层或者诸如氧化铝层、氧化铪层等金属氧化物层。

邻近导电材料5233的第三子介电层5119可以充当阻挡介电层。邻近在第一方向上延伸的导电材料5233的第三子介电层5119可以被形成为单层或多层。第三子介电层5119可以是介电常数大于第一子介电层5117和第二子介电层5118的诸如氧化铝层、氧化铪层等的高k介电层。

导电材料5233可以充当栅极或控制栅极。例如，栅极或控制栅极5233、阻挡介电层5119、电荷存储层5118、隧穿介电层5117以及主体5114可以形成晶体管或存储器单元晶体管结构。例如，第一至第三子介电层5117至5119可以形成氧化物-氮化物-氧化物(ono)结构。在实施例中，出于便于解释的目的，在每一个柱状物5113中的p-型硅的表面层5114将被称作在第二方向上的主体。

存储块blki可以包括多个柱状物5113。例如，存储块blki可以包括多个nand串ns。具体地，存储块blki可以包括在第二方向或垂直于衬底5111的方向上延伸的多个nand串ns。

每一个nand串ns可以包括被设置在第二方向上的多个晶体管结构ts。每一个nand串ns的多个晶体管结构ts中的至少一个可以充当串源极晶体管sst。每一个nand串ns的多个晶体管结构ts中的至少一个可以充当接地选择晶体管gst。

栅极或控制栅极可以对应于在第一方向上延伸的导电材料区域5211至5291、5212至5292以及5213至5293。例如，栅极或控制栅极可以在第一方向上延伸并形成字线和包括至少一个源极选择线ssl和至少一个接地选择线gsl的至少两个选择线。

在第三方向上延伸的导电材料区域5331至5333可以被电联接至nand串ns的一端。在第三方向上延伸的导电材料区域5331至5333可以充当位线bl。例如，在一个存储块blki中，多个nand串ns可以被电联接至一个位线bl。

在第一方向上延伸的第二类型掺杂区域5311至5314可以被设置至nand串ns的其它端。在第一方向上延伸的第二类型掺杂区域5311至5314可以充当共源线csl。

例如，存储块blki可以包括在垂直于衬底5111的方向例如第二方向上延伸的多个nand串ns并可以充当例如电荷捕获类型存储器的nand闪速存储块，其中多个nand串ns被电联接至一个位线bl。

尽管在图5至图7中示出在第一方向上延伸的导电材料区域5211至5291、5212至5292以及5213至5293被设置为九(9)层，但应注意的是在第一方向上延伸的导电材料区域5211至5291、5212至5292以及5213至5293不限制于此。例如，在第一方向上延伸的导电材料区域可以被设置在八(8)层、十六(16)层或任意多层内。例如，在一个nand串ns内，晶体管的数量可以是8个、16个或更多个。

尽管在图5至图7中示出三(3)个nand串ns被电联接至一个位线bl，但应注意的是实施例并不限制于此。在存储块blki中，m个nand串ns可以被电联接至一个位线bl，m为正整数。在第一方向上延伸的导电材料区域5211至5291、5212至5292以及5213至5293的数量和共源线5311至5314的数量可以随着被电联接至一个位线bl的nans串ns的数量变化。

进一步地，尽管在图5至图7中示出三(3)个nand串ns被电联接至在第一方向上延伸的一个导电材料，但应注意的是实施例并不限制于此。例如，n个nand串ns可以被电联接至在第一方向上延伸的一个导电材料，n为正整数。位线5331至5333的数量可以随着被电联接至在第一方向上延伸的一个导电材料的nand串ns的数量变化。

参照图8，在具有第一结构的块blki内，多个nand串ns11至ns31可以被设置在第一位线bl1和共源线csl之间。第一位线bl1可以对应于图5和图6的在第三方向上延伸的导电材料区域5331。nand串ns12至ns32可以被设置在第二位线bl2和共源线csl之间。第二位线bl2可以对应于图5和图6的在第三方向上延伸的导电材料区域5332。nand串ns13至ns33可以被设置在第三位线bl3和共源线csl之间。第三位线bl3可以对应于图5和图6的在第三方向上延伸的导电材料区域5333。

每一个nand串ns的源极选择晶体管sst可以被电联接至对应的位线bl。每一个nand串ns的接地选择晶体管gst可以被电联接至共源线csl。存储器单元mc1和mc6可以被设置在每一个nand串ns的源极选择晶体管sst和接地选择晶体管gst之间。

在本示例中，nand串ns可以由行和列的单元来定义。被电联接至一个位线的nand串ns可以形成一列。被电联接至第一位线bl1的nand串ns11至ns31可以对应第一列。被电联接至第二位线bl2的nand串ns12至ns32可以对应第二列。被电联接至第三位线bl3的nand串ns13至ns33可以对应第三列。被电联接至一个源极选择线ssl的nand串ns可以形成一行。被电联接至第一源极选择线ssl1的nand串ns11至ns13可以形成第一行。被电联接至第二源极选择线ssl2的nand串ns21至ns23可以形成第二行。被电联接至第三源极选择线ssl3的nand串ns31至ns33可以形成第三行。

在每一个nand串ns内，高度可以被定义。在每一个nand串ns内，邻近接地选择晶体管gst的存储器单元mc1的高度可以具有例如值“1”。在每一个nand串ns内，当从衬底5111测量时，存储器单元的高度可以随着存储器单元靠近源极选择晶体管sst而增加。例如，在每一个nand串ns内，邻近源极选择晶体管sst的存储器单元mc6的高度可以具有例如值“7”。

被设置在同一行内的nand串ns的源极选择晶体管sst可以共享源极选择线ssl。被设置在不同行内的nand串ns的源极选择晶体管sst可以分别被电联接至不同的源极选择线ssl1、ssl2和ssl3。

在同一行内的nand串ns内的同一高度上的存储器单元可以共享字线wl。例如，在同一高度上，电联接至不同行内的nand串ns的存储器单元mc的字线wl可以互相之间电联接。在同一行的nand串ns内的同一高度上的虚拟存储器单元dmc可以共享虚拟字线dwl。例如，在同一高度或水平上，电联接至在不同行内的nand串ns的虚拟存储器单元dmc的虚拟字线dwl可以互相之间电联接。

位于同一水平或高度或层上的字线wl或虚拟字线dwl对于可设置在第一方向上延伸的导电材料区域5211至5291、5212至5292和5213至5293的每层可以互相之间电联接。在第一方向上延伸的导电材料区域5211至5291、5212至5292和5213至5293可以通过接触部被共同电联接至上层。换言之，在同一行内的nand串ns的接地选择晶体管gst可以共享接地选择线gsl。进一步地，在不同行内的nand串ns的接地选择晶体管gst可以共享接地选择线gsl。例如，nand串ns11至ns13、ns21至ns23和ns31至ns33可以被共同电联接至接地选择线gsl。

共源线csl可以被共同电联接至nand串ns。在衬底5111上方的有源区域上方，第一至第四掺杂区域5311至5314可以电联接。第一至第四掺杂区域5311至5314可以通过接触部被共同电联接至上层。

例如，如图8所示，同一高度或水平的字线wl可以互相之间电联接。因此，当在特定高度处的字线wl被选择时，被电联接至所选择的字线wl的全部nand串ns可以被选择。在不同行内的nand串ns可以被电联接至不同的源极选择线ssl。因此，在被电联接至同一字线wl的nand串ns中，通过选择源极选择线ssl1至ssl3中的一个，在未选择的行内的nand串ns可以与位线bl1至bl3电隔离。换言之，通过选择源极选择线ssl1至ssl3中的一个，被设置在与选择的源极线相同的行内的nand串ns可以被选择。此外，通过选择位线bl1至bl3中的一个，被设置在与选择的位线相同的列内的nand串ns可以被选择。因此，只有被设置在与选择的源极线相同的行和与选择的位线相同的列内的nand串ns可以被选择。

在每一个nand串ns内，虚拟存储器单元dmc可以被提供。在图8内，例如，虚拟存储器单元dmc可以被设置在每一个nand串ns内的第三存储器单元mc3和第四存储器单元mc4之间。例如，第一至第三存储器单元mc1至mc3可以被设置在虚拟存储器单元dmc和接地选择晶体管gst之间。第四至第六存储器单元mc4至mc6可以被设置在虚拟存储器单元dmc和源极选择晶体管sst之间。每一个nand串ns的存储器单元mc可以被虚拟存储器单元dmc划分为两(2)个存储器单元组。在划分的存储器单元组内，邻近接地选择晶体管gst的存储器单元例如mc1至mc3可以被称作较低存储器单元组，邻近串选择晶体管sst的剩余存储器单元例如mc4至mc6可以被称作较高存储器单元组。

在下文中，将参照图9至图11进行详细描述，图9至图11示出根据使用与第一结构不同的三维(3d)非易失性存储器装置实施的实施例的存储器系统内的存储器装置。

图9是图示地示出使用不同于上文参照图5至图8所描述的第一结构的三维(3d)非易失性存储器装置实施的存储器装置并示出图4的多个存储块的存储块blkj的立体图。图10是示出沿着图9的线vii-vii＇截取的存储块blkj的剖面图。

参照图9和图10，存储块blkj可以包括在第一至第三方向上延伸的结构并可以包括衬底6311。衬底6311可以包含掺杂有第一类型杂质的硅材料。例如，衬底6311可以包含掺杂有p-型杂质的硅材料。衬底6311可以是p-型阱，例如，袋状p-阱。衬底6311可以进一步包括n-型阱，其围绕p-型阱。尽管在所述实施例中衬底6311被例示为p-型硅，但应注意的是衬底6311并不限制于p-型硅。

在x-轴方向和y-轴方向上延伸的第一至第四导电材料区域6321至6324被设置在衬底6311上方。第一至第四导电材料区域6321至6324可以在z-轴方向上隔开预设的距离。

在x-轴方向和y-轴方向上延伸的第五至第八导电材料区域6325至6328可以被设置在衬底6311上方。第五至第八导电材料区域6325至6328可以在z-轴方向上隔开预设的距离。第五至第八导电材料区域6325至6328可以在y-轴方向上与第一至第四导电材料区域6321至6324隔开。

穿过第一至第四导电材料区域6321至6324的多个下部柱状物dp可以被设置。每一个下部柱状物dp可以在z-轴方向上延伸。而且，穿过第五至第八导电材料区域6325至6328的多个上部柱状物up可以被设置。每一个上部柱状物up可以在z-轴方向上延伸。

下部柱状物dp和上部柱状物up中的每个可以包括内部材料6361、中间层6362和表面层6363。中间层6362可以充当单元晶体管的沟道。表面层6363可以包括阻挡介电层、电荷存储层和隧穿介电层。

下部和上部柱状物dp和up可以通过管栅pg彼此之间电联接。管栅pg可以被设置在衬底6311内。例如，管栅pg可以包括与下部柱状物dp和上部柱状物up相同的材料。

在x-轴方向和y-轴方向上延伸的第二类型的掺杂材料6312可以被设置在下部柱状物dp上方。例如，第二类型的掺杂材料6312可以包括n-型硅材料。第二类型的掺杂材料6312可以充当共源线csl。

漏极6340可以被设置在上部柱状物up上方。漏极6340可以包括n-型硅材料。在y-轴方向上延伸的第一和第二上部导电材料区域6351和6352可以被设置在漏极6340上方。

第一和第二上部导电材料区域6351和6352可以沿着x-轴方向被分离。第一和第二上部导电材料区域6351和6352可以由金属形成。第一和第二上部导电材料区域6351和6352和漏极6340可以通过接触插塞互相电联接。第一和第二上部导电材料区域6351和6352可以分别充当第一和第二位线bl1和bl2。

第一导电材料6321可以充当源极选择线ssl。第二导电材料6322可以充当第一虚拟字线dwl1。第三和第四导电材料区域6323和6324可以分别充当第一和第二主字线mwl1和mwl2。第五和第六导电材料区域6325和6326可以分别充当第三和第四主字线mwl3和mwl4。第七导电材料6327可以充当第二虚拟字线dwl2。第八导电材料6328可以充当漏极选择线dsl。

下部柱状物dp和邻近下部柱状物dp的第一至第四导电材料区域6321至6324可以形成下部串。上部柱状物up和邻近上部柱状物up的第五至第八导电材料区域6325至6328可以形成上部串。下部串和上部串可以通过管栅pg互相之间电联接。下部串的一端可以电联接至充当共源线csl的第二类型的掺杂材料6312。上部串的一端可以通过漏极6340电联接至对应的位线。一个下部串和一个上部串可以形成一个单元串，其被电联接在充当共源线csl的掺杂材料6312和充当位线bl的上部导电材料层6351和6352中的对应的一个之间。

例如，下部串可以包括源极选择晶体管sst、第一虚拟存储器单元dmc1和第一与第二主存储器单元mmc1和mmc2。上部串可以包括第三和第四主存储器单元mmc3和mmc4、第二虚拟存储器单元dmc2和漏极选择晶体管dst。

在图9和图10中，上部串和下部串可以形成nand串ns。nand串ns可以包括多个晶体管结构ts。因为上文参照图7详细描述了包括在图9和图10中的nand串ns内的晶体管结构，所以其详细描述在此将会被省略。

图11是示出具有如上参照图9和图10所述的第二结构的存储块blkj的等效电路的电路图。为了方便起见，仅示出形成在第二结构内的存储块bklj内的一对的第一串st1和第二串st2。

参照图11，在具有第二结构的存储块blkj内，多个单元串可以定义多个对的这种方式来设置，其中每一个单元串利用如上参照图9和图10所述的通过管栅pg电联接的一个上部串和一个下部串实施。

例如，在具有第二结构的存储块blkj内，沿着第一沟道ch1(未示出)堆叠的存储器单元cg0至cg31，例如，至少一个源极选择栅极ssg1和至少一个漏极选择栅极dsg1可以形成第一串st1，并且沿着第二沟道ch2(未示出)堆叠的存储器单元cg0至cg31，例如，至少一个源极选择栅极ssg2和至少一个漏极选择栅极dsg2可以形成第二串st2。

第一和第二串st1和st2可以被电联接至相同的漏极选择线dsl和相同的源极选择线ssl。第一串st1可以被电联接至第一位线bl1。第二串st2可以被电联接至第二位线bl2。

尽管图11示出第一串st1和第二串st2被电联接至相同的漏极选择线dsl和相同的源极选择线ssl，但可以设想的是第一串st1和第二串st2可以被电联接至相同的源极选择线ssl和相同的位线bl，第一串st1可以被电联接至第一漏极选择线dsl1并且第二串st2可以被电联接至第二漏极选择线dsl2。进一步可以被设想的是第一串st1和第二串st2可以被电联接至相同的漏极选择线dsl和相同的位线bl，第一串st1可以被电联接至第一源极选择线ssl1并且第二串st2可以被电联接至第二源极选择线ssl2。

图12是示出根据本发明的实施例的存储器系统110的简图。

根据图12的实施例，存储器系统110可以包括控制器130和存储器装置150。控制器130可以包括如图1所示的主机接口单元132、处理器134、错误校正码(ecc)单元138、电源管理单元140、nand闪速控制器(nfc)142以及存储器144。此外，控制器130可以包括时间戳(ts)产生单元146和ts管理单元148。存储器装置150包括多个存储块152、154和156。存储器装置150的存储块(例如，152)可以包括元数据区域1210和用户数据区域1230。

通过测量从存储器系统110被启动时开始经过的时间，ts产生单元146可以产生时间信息ts。当主机102做出编程请求时，产生的时间信息ts随着被转移的用户(或编程)数据被转移到存储器装置150。例如，产生的时间信息ts可以被存储在存储器装置150内作为用于编程数据的元数据。

在实施例中，ts产生单元146可以包括时钟产生单元(未示出)和计数单元(未示出)。ts产生单元146可以在存储器系统110被启动之后使用时钟产生单元产生实时时钟(rtc)并且可以通过使用计数单元对rtc进行计数来产生时间信息ts。然而，我们应当注意的是ts产生单元146不限制于上述特定的配置。许多其它配置可以被用于产生时间信息。

控制器130可以读取存储在存储器装置150中的时间信息ts并控制对与读取的时间信息ts对应于的数据的测试读取操作。时间信息ts可以被读取用于每一个存储块并被定期管理。基于时间信息ts，当主机102没有请求任务时，测试读取操作可以在空闲时间被执行。

在实施例中，ts管理单元148可以将从存储器装置150读取的时间信息tsr与时间戳产生单元146新产生的时间信息tsc进行比较。基于在新产生的时间信息tsc和读取的时间信息tsr之间的差，ts管理单元148可以设置对应于读取的时间信息tsr的数据的测试读取序列/时间。即，基于在新产生的时间信息tsc和读取的时间信息tsr之间的差，ts管理单元148可以对存储对应数据的页面进行分组并管理页面组，稍后将会进行更详细的说明。

存储器装置150的存储块152可以包括：用户数据区域1230，用于存储主机102已经对其做出编程请求的数据；和元数据区域1210，用于存储对应于存储的数据的元数据，即，与存储的数据相关的控制信息。在实施例中，控制信息可以包括时间信息ts。控制信息可以包括其它信息，诸如，例如，错误校正码或关于数据的标记单元信息。

例如，在本发明的实施例中，主机102可以请求关于数据的编程操作。然后，控制器130可以为请求的数据产生时间信息ts，并且将产生的时间信息ts连同数据一起转移至存储器装置150。当编程操作被执行时，存储器装置150可以从控制器130接收已经对其请求编程操作的数据和时间信息ts并将数据和时间信息ts分别存储在用户数据区域1230和元数据区域1210内。

图13示出根据本发明的实施例的包括在存储器装置内的存储器单元的阈值电压分布。例如，图13的阈值电压的分布可以是包括在图12的存储器装置150内的存储器单元的阈值电压的分布。应该注意的是，图13示出当2-位数据被存储在单个存储器单元内时的多层单元(mlc)的阈值电压分布。

根据图13的实施例，水平轴vth表示存储器单元的阈值电压，竖直轴表示对应于阈值电压的存储器单元的数量。对应于数据“11”的擦除状态e0具有最低的阈值电压水平。此外，阈值电压可以被设置在对应于数据“10”的第一编程状态p1、对应于数据“00”的第二编程状态p2和对应于数据“01”的第三编程状态p3内。在这种情况下，分别对应于擦除状态e0和编程状态p1、p2和p3的2-位数据“11”、“10”、“00”和“01”之间的对应关系只是示例。擦除状态e0和编程状态p1、p2和p3以及对应的2-位数据“11”、“10”、“00”和“01”可以根据存储器装置150的设计方法以各种方式改变。

在存储器装置150内，编程的存储器单元的阈值电压具有多个状态e0、p1、p2和p3中的一个。当对编程的存储器单元执行读取操作时，读取电压vr1、vr2、和vr3被施加于存储器单元的字线。第一读取电压vr1可以具有介于擦除状态e0和第一编程状态p1之间的电压电平。第二读取电压vr2可以具有介于第一编程状态p1和第二编程状态p2之间的电压电平。第三读取电压vr3可以具有介于第二编程状态p2和第三编程状态p3之间的电压电平。

例如，当第二读取电压vr2在读取操作中被施加时，具有对应于擦除状态e0或第一编程状态p1的阈值电压的存储器单元可以被打开，并且具有对应于第二或第三编程状态p2或p3的阈值电压的存储器单元可以被关闭。因此，存储在存储器单元中的数据可以通过检测响应于读取电压vr1、vr2或vr3被打开或关闭的存储器单元而被检查。

然而，已经被编程过一次的存储器单元的阈值电压分布甚至在没有单独操作的情况下可由于电荷损失而被改变。通常被认为是保留特性的存储器单元的特性决定存储在存储器单元内的电荷在预定条件下被保留多久，即，存储器单元的阈值电压被保留多久。存储器单元的保留特性随着对存储器单元执行的编程/擦除操作的增加而恶化。因此，已经被编程过一次的存储器单元的阈值电压分布可以随着时间变化。例如，由图13中的虚线所示，由于电荷损失随着时间发生，存储器单元的阈值电压分布可以转移。

如果存储器单元的保留特性恶化，编程的存储器单元的阈值电压可以随着时间逐渐降低。例如，由图13中的虚线所示，存储器单元的阈值电压可以逐渐转移至更低的电平，即，不能维持它的原始电平。如果存储器单元的阈值电压降低，存储器单元的数据可以被读取为不同于原始的编程数据的数据。例如，在第二编程状态p2中被编程的存储器单元的阈值电压变得比第二读取电压vr2低时，存储器单元可以被检测为具有擦除状态e0或第一编程状态p1，因此产生读取错误。

因此，在编程操作之后的初始状态中，编程状态p1、p2和p3可以基于各自的读取电压vr1、vr2和vr3被精确地读取。然而，当一个或多个存储器单元的阈值电压随着时间改变时，一个或者多个存储器单元可在使用读取电压vr1、vr2和vr3的读取操作中产生错误。在实施例中，为了防止这样的读取错误并为了改善存储器单元的保留特性，当编程操作被执行时，对应的时间信息ts可以连同数据一起被存储。此外，由于存储器单元被编程而经过特定时间后的数据可以基于存储的时间信息ts来确定，并且属于确定的数据且可能发生读取重试的可能性增加的数据可以通过测试操作被重新编程。在实施例中，存储对应的数据的页面可以基于存储的时间信息ts被分组和管理。

图14是示出根据本发明的一个实施例的用于分组页面的操作的简图。例如，示出存储块152的8个页面被分为三组，然而，我们应注意的是本发明不限制于此示例并且其它变型可以被本领域普通技术人员所设想到。

如上文所提到的，控制器110的ts管理单元148可以比较从存储块152的元数据区域1210读取的时间信息tsr与由时间戳产生单元146新产生的时间信息tsc。此外，ts管理单元148可以在第一阈值th1的基础上基于时间信息tsc和时间信息tsr之间的差将存储块152的页面分为三组，即组1至组3。例如，如果差(tsc-tsr)(也称作间隔时间)大于或等于阈值th1，则对应的页面即页面1和页面3被分为组1。如果差(tsc-tsr)(或间隔时间)小于阈值th1且大于或等于阈值th1/2，则对应的页面即页面2、页面4和页面5被分为组2。如果差(tsc-tsr)(或间隔时间)小于阈值th1/2，则对应的页面即页面7和页面8被分为组3。在实施例中，第一阈值th1可以是存储器单元中的充电电荷未丢失的安全时间值。

根据图14的实施例，第一和第三页面被分为第一组即组1并被对应地管理为用于测试读取操作的组。第二、第四和第五页面被分为第二组即组2并被管理为用于测试读取操作的组。第七和第八页面被分为第三组即组3并被管理为用于测试读取操作的组。例如，控制器130可以下列顺序执行测试读取操作：首先对第一组即组1执行测试读取操作，其在编程之后已经花费了最长的时间，并接着顺序地对第二和第三组即组2至组3执行测试读取操作。在操作之间的时间余量已经设置至一定程度的状态中，当主机102没有请求任务时，测试读取操作可以在空闲时间执行。在一个实施例中，第一阈值th1可以被设置为具有一些余量以用于控制包括在每一个组内的页面。

控制器130可以对第一页面组的页面即页面1和页面3执行测试读取操作、检测包括在每一个页面内的错误并将具有随后可发生读取重试的良好的可能性的页面重新编程到存储器装置150内。例如，控制器130可以重新编程包括大于预设的第二阈值th2的错误(或位数)的页面。在一个实施例中，包括错误的页面被重新编程到另一个存储块154或156而不是现有的存储块152中。

属于测试-读取页面且还包括小于预设的第二阈值th2的错误(或位数)的页面被ts管理单元148重新分组。根据实施例，对应的页面可以被包括在第二组内，其中对第二组的测试读取操作被优先执行，因为页面的编程间隔时间已经超过了参照值，即，第一阈值。根据另一个实施例，根据包括在每一页面中的错误(或位数)，对应的页面可以被划分为第二组和第三组。

下面参照图15描述根据本发明的一个实施例的存储器系统110的整体操作。

图15是示出根据本发明的一个实施例的存储器系统的操作的流程图。例如，图15的操作可以由图12内的存储器系统110的控制器130来执行

1)在步骤s1510中读取时间信息ts

控制器130从在存储器装置150的多个存储块152、154和156中选择的存储块(例如，152)读取时间信息tsr。特别地，控制器130可以通过读取存储在存储块152的元数据区1210中的控制信息获得关于存储在存储块152的用户数据区域1230中的数据的时间信息tsr。当时间信息tsr对于其读取操作具有比存储的数据小的大小和负载时，存储块152可以被定期选择和管理以用于测试读取操作。

2)在步骤s1520中管理时间信息ts

控制器130的ts管理单元148比较从存储器装置150读取的时间信息tsr和由时间戳产生单元146新产生的时间信息tsc。此外，ts管理单元148可基于产生的时间信息tsc和读取的时间信息tsr之间的差设置对应的数据的测试读取序列/时间。例如，ts管理单元148可以基于产生的时间信息tsc和读取的时间信息tsr之间的差对存储对应数据的页面进行分组并设置待对每一组执行的测试读取操作的序列/时间。因此，当产生的时间信息tsc和读取的时间信息tsr之间的差较小时，对应的数据的编程时间间隔不太大。因此，稍后可对对应的页面执行测试读取操作。

3)在步骤s1530中执行测试读取

对属于在步骤s1520中形成的组、产生的时间信息tsc和读取的时间信息tsr之间的差很大的组的页面执行测试读取操作。特别地，产生的时间信息tsc和读取的时间信息tsr之间的差等于或大于预设的第一阈值th1(tsc-tsr≥th1)的组的页面被确定为在数据已经被编程至其之后已经经过了一段时间。在那些页面中，早些时候可能对具有更大的产生的时间信息tsc和读取的时间信息tsr之差的页面执行了测试读取操作。因此，测试读取操作可以首先对这样的组执行。相反地，可以随时间顺序地对剩余的组执行测试读取操作。此外，当主机102没有请求任务时，每一个测试读取操作可以在空闲时间被执行。

4)在步骤s1540中确定ecc错误

控制器130可以使用ecc单元138检测已经对其执行测试读取操作的数据错误并基于所检测的错误确定数据的可靠性。如果，作为ecc错误的确定结果，所检测的错误位的数量大于或等于预设的第二阈值th2(是，错误位≥th2)，则控制器130确定对应的数据具有随后将发生读取重试的良好的可能性并继续步骤1550。相反地，如果，作为ecc错误的确定结果，所检测的错误位的数量小于预设的第二阈值th2(否，错误位<th2)，则控制器130确定对应的数据具有随后将发生读取重试的低的可能性并继续步骤s1520。在这种情况下，预设的第二阈值th2可以小于位数，其可以被ecc单元138校正。例如，预设的第二阈值th2可以被设置为可校正位数的70％。

此外，控制器130的ts管理单元148可以基于在步骤1540中的ecc错误的确定结果对页面进行重新分组，其中，每个页面中的所检测的错误位的数量小于预设的第二阈值th2(即，错误位<th2)。特别地，尽管这样的页面中的每一个具有参考值或更少的错误，但用于页面的编程间隔时间已经超过了参考值。因此，页面可以被包括在属于剩余组并且对其优先执行测试读取操作的更高的组内。在一个实施例中，页面可以被包括在与所检测的错误位的数量成比例的更高的组内。

5)在步骤s1550中对页面重新编程

控制器130可以基于在步骤s1540中的ecc错误的确定结果对所检测的错误位的数量大于或等于预设的第二阈值th2(即，错误位≥th2)的页面重新编程。在这种情况下(s1540，是)，页面可以被重新编程到不同于页面已经首先被存储于其内的存储块152的存储块154或156内。此外，控制器130可以通过ecc单元138校正所检测的错误并重新编程其错误已经被校正的数据。

如上所述，根据本发明的实施例的存储器系统可以在对数据执行编程操作时将时间信息连同数据一起进行存储并管理数据。此外，存储器系统可以通过利用时间信息并基于时间信息选择性地执行测试读取操作来管理大量数据以减少负载。

而且，存储器系统可以通过基于时间信息对数据进行分组并在特定的时间间隔之后对数据进行重新分组/重新编程来减少随后将出现红色错误或读取重试的可能性。即，存储器系统的读取性能可以被提升。作为结果，由于存储器单元的保留特性随时间的恶化导致的数据丢失可以被预防。

例如，在本实施例中，基于时间信息，数据已经被示为基于时间信息在页面基础上被分组并被管理。在一个实施例中，然而，因为时间信息可以基于ecc处理单元被记录，所以数据可以根据存储器负载在页面或存储块基础上被管理。

该技术可以通过基于时间信息对数据进行分组并在特定的时间间隔之后对数据进行重新分组/重新编程来减少随后将出现红色错误或读取重试的可能性。此外，该技术可以提升存储器系统的读取性能并预防由于存储器单元的保留特性随时间的恶化而导致的数据丢失。

尽管为了说明目的已经描述了多个实施例，但在不脱离权利要求中所限定的本发明的精神和/或范围的情况下，可以做出多种改变和变形，这对本领域普通技术人员来讲是显而易见的。