一种自旋力矩转移磁性随机存储器的写电路结构的制作方法

本发明涉及非易失存储器
技术领域：
，特别是涉及一种自旋力矩转移磁性随机存储器的写电路结构。
背景技术：
：自旋力矩转移磁性随机存储器STT-MRAM是一种非易失的存储器，它的存储结构采用MTJ磁性隧道结，如图1所示，中间的称为势垒层，上下分别为自由层和参考层。写数据“0”的时候，电流从参考层流经自由层使MTJ(磁性隧道结)翻转至反平行态；写数据“1”的时候，电流从自由层流经参考层使MTJ(磁性隧道结)翻转至平行态。要使磁性隧道结翻转，必须在磁性隧道结两端维持一定的电压，并在要求的时间内通过比较大的电流，这就是STT-MRAM磁性隧道结的数据写入原理。如图2所示，传统的STT-MRAM写电路结构包括磁性隧道结和MOS开关管，其中MOS开关管栅极连接字线，MOS开关管源极连接源线，MOS开关管漏极连接磁性隧道结MTJ的自由层，MTJ的参考层连接位线。STT-MRAM利用电流自旋转移力矩效应来改变磁性隧道结MTJ的磁化状态，不同方向的写入电流可以将磁性隧道结设置为平行态或反平行态，分别利用这两种状态存储1或0。由于磁性隧道结的特性，这种写数据的方式要求通过磁性隧道结的电流比较大(约几十个微安)，并持续一定的时间才能有效改变磁性隧道结的状态。这种大电流的写数据方式给MRAM带来很大的写功耗，在实际的内存使用中，每一个比特位经常存在重复写入的问题，即当前存储的数据与即将写入的数据相同。例如在协议传输中，传输完成的标志位或状态位的更新只需要一个或几个比特，为了更新这一个或者某几个位，需要对32位的数据进行再次写入，而大部分数据位的内容与写入之前并没有什么不同，这种冗余的写入操作不但对数据更新和存储没有意义，也极大的增加了芯片的动态功耗。技术实现要素：本发明的目的是提供一种自旋力矩转移磁性随机存储器的写电路结构，以解决现有技术在实际应用中，大部分的数据位存在重复写入的问题，通过逻辑开关控制，屏蔽重复的写操作，从而达到降低MRAM写功耗和芯片动态功耗的目的。为了实现上述目的，本发明技术方案如下：一种自旋力矩转移磁性随机存储器的写电路结构，包括磁性隧道结，以及源线、位线和字线，所述写电路结构还包括第一开关管、第二开关管、控制单元和电容；其中，所述磁性隧道结的自由层与第一开关管的漏级相连，所述磁性隧道结的参考层与第二开关管的源级相连；所述第一开关管的源级接源线，所述第二开关管的漏级接位线；所述电容的一端接地，另一端连接到控制单元的输入端，并连接第一开关管的漏级或磁性隧道结的自由层；所述控制单元的输入端分别连接字线、源线或位线、以及第一开关管的漏级或磁性隧道结的自由层，控制单元输出端接第一开关管和第二开关管的栅极。本发明的一种实施方式，所述控制单元的输入端分别连接字线、位线，以及第一开关管的漏级或磁性隧道结的自由层，控制单元输出端接第一开关管和第二开关管的栅极。进一步地，所述控制单元包括一个同或门和一个与门，该同或门的两个输入分别连接位线、以及第一开关管的漏级或磁性隧道结的自由层，该与门的一个输入端连接同或门的输出，另一个输入端连接字线，与门的输出连接第一开关管和第二开关管的栅极，也就是控制单元的输出。本发明另一种实施方式，所述控制单元的输入端分别连接字线、源线，以及第一开关管的漏级或磁性隧道结的自由层，控制单元输出端接第一开关管和第二开关管的栅极。进一步地，所述控制单元包括一个异或门和一个与门，该异或门的两个输入分别连接源线、以及第一开关管的漏级或磁性隧道结的自由层，该与门的一个输入端连接异或门的输出，另一个输入端连接字线，与门的输出连接第一开关管和第二开关管的栅极，也就是控制单元的输出。所述电容为MOS电容、多晶硅电容、有源区电容、阱电容中的任何一种。本发明提出了一种自旋力矩转移磁性随机存储器的写电路结构，通过电容来指示MTJ的状态，从而表示存储的内容。并通过控制单元判断写入的数据与存储的内容是否相同，在相同时屏蔽写操作，在不同时允许写操作，从而避免重复的写入动作，达到降低MRAM写功耗和芯片动态功耗的目的。附图说明图1为现有技术磁性隧道结的结构示意图；图2为现有技术写电路结构的电路图；图3为本发明写电路结构的一种电路图；图4为本发明写电路的另一种结构的电路图；图5为本发明控制单元实施例一的结构示意图；图6为本发明控制单元实施例二的结构示意图。具体实施方式下面结合附图和实施例对本发明技术方案做进一步详细说明，以下实施例不构成对本发明的限定。如图3、图4所示，一种自旋力矩转移磁性随机存储器的写电路结构，包括磁性隧道结MTJ、第一开关管MOS1、第二开关管MOS2、控制单元和电容C1。其中，磁性隧道结MTJ的自由层与第一开关管MOS1的漏级相连，磁性隧道结MTJ的参考层与第二开关管MOS2的源级相连；第一开关管MOS1的源级接源线，第二开关管MOS2的漏级接位线。电容C1的一端接地，另一端连接到控制单元的输入端，并连接第一开关管MOS1的漏级或磁性隧道结MTJ的自由层。电容C1通过充放电来指示MTJ的状态，从而表示存储的内容。控制单元的输入端分别连接字线、源线或位线，以及第一开关管MOS1的漏级或磁性隧道结MTJ的自由层，控制单元输出端接第一开关管MOS1和第二开关管MOS2的栅极。为便于后续说明，在本实施例中将电容C1与第一开关管MOS1的漏级或磁性隧道结MTJ的自由层的连接点称为A点，将控制单元的输出端称为B点。本实施例电容C1可以是MOS电容、多晶硅电容、有源区电容、阱电容中的任何一种。需要说明的是，本实施例的源线或位线相当于连接的数据线，用于接入需要写入的数据，而位线与源线对应的电位相反，字线表示进行写操作的控制信号。A点电位反应了存取器存储单元中存储的内容，即为磁性隧道结MTJ的状态。写数据“0”的时候，电流从参考层流经自由层使MTJ(磁性隧道结)翻转至反平行态；写数据“1”的时候，电流从自由层流经参考层使MTJ(磁性隧道结)翻转至平行态。由于位线与源线对应的电位相反，本发明的控制单元具有两个实施方法，以下分别进行说明。实施方案一，如图5所示，控制单元包括一个同或门和一个与门。如图3、图5所示，本实施例控制单元包括一个同或门和一个与门，该同或门的两个输入分别连接位线和A点，该与门的一个输入端连接同或门的输出，另一个输入端连接字线，与门的输出连接B点，也就是控制单元的输出。控制单元在字线的控制下，当字线上输入写操作的控制信号时，先判断存储单元里存储的内容(即电容C1的电位)与位线是否相等，如果相等，B点电位为“1”，则打开MOS1和MOS2，允许数据写入更新；如果存储的内容与位线写入的数据不同，B点电位为0，MOS1和MOS2关断，屏蔽本次写操作。本实施例控制单元的输入和输出真值表如下表所示：字线/位线，A000110110000011001表1本实施例写电路的具体原理是：在进行写入的时候，电流流经磁性隧道结同时对电容C1进行充电。写“0”时，源线电位为“0”，位线为“1”，MOS1、MOS2打开，电容C1的A点存储电位为0；写“1”时，源线电位为“1”，位线为“0”，MOS1、MOS2打开，电容C1的A点存储电位为1。假设当前存储的内容是“0”，如果即将写入的数据是“0”，源线电位是“0”，位线电位是“1”，电容C1的A点存储电位“0”会与位线、字线进行控制逻辑的运算，根据表1的真值表得出，MOS1、MOS2的栅级被关掉，不能被打开，重复的数据“0”不能被写入；如果写入的数据是“1”，源线是“1”，位线是“0”，位线与字线、控制逻辑运算，根据真值表结果，这时候两个MOS管的栅极位“1”，MOS1、MOS2被打开，允许数据写入。假设当前存储的内容是“1”，如果即将写入的数据是“1”，源线电位是“1”，位线电位是“0”，电容C1的A点存储电位“1”会与位线、字线进行控制逻辑的运算，根据表1的真值表得出，MOS管的栅级被关掉，不能被打开，重复的数据“1”不能被写入；如果写入的数据是“0”，源线是“0”，位线是“1”，位线与字线、控制逻辑运算，根据真值表结果，这时候两个MOS管的栅极为“1”，MOS1、MOS2被打开，允许数据写入。实施方案二，如图6所示，控制单元包括一个异或门和一个与门。如图4、图6所示，本实施例控制单元包括一个异或门和一个与门，该异或门的两个输入分别连接源线和A点，该与门的一个输入端连接异或门的输出，另一个输入端连接字线，与门的输出连接B点，也就是控制单元的输出。控制单元在字线的控制下，当字线上输入写操作的控制信号时，先判断存储单元里存储的内容与即将写入的数据(源线)是否相等，如果相等，B点电位为“0”，则不打开MOS1和MOS2，屏蔽本次写操作；如果存储的内容与即将写入的数据不同，B点电位为“1”，MOS1和MOS2打开，允许数据写入更新。本实施例控制单元的输入和输出真值表如下表所示：字线/源线，A000110110000010110表2本实施例写电路的具体原理是：在进行写入的时候，电流流经磁性隧道结同时对电容C1进行充电。写“0”时，源线电位为“0”，位线为“1”，MOS1、MOS2打开，电容C1的A点存储电位为0；写“1”时，源线电位为“1”，位线为“0”，MOS1、MOS2打开，电容C1的A点存储电位为1。假设当前存储的内容是“0”，如果即将写入的数据是“0”，源线电位是“0”，位线电位是“1”，电容C1的A点存储电位“0”会与源线、字线进行控制逻辑的运算，根据表1的真值表得出，MOS1、MOS2的栅级被关掉，不能被打开，重复的数据“0”不能被写入；如果写入的数据是“1”，源线是“1”，位线是“0”，源线与字线、控制逻辑运算，根据真值表结果，这时候两个MOS管的栅极位“1”，被打开，允许数据写入。假设当前存储的内容是“1”，如果即将写入的数据是“1”，源线电位是“1”，位线电位是“0”，电容C1的A点存储电位“1”会与源线、字线进行控制逻辑的运算，根据表1的真值表得出，MOS管的栅级被关掉，不能被打开，重复的数据“1”不能被写入；如果写入的数据是“0”，源线是“0”，位线是“1”，源线与字线、控制逻辑运算，根据真值表结果，这时候两个MOS管的栅极位“1”，被打开，允许数据写入。可见，由于位线与源线电位相反，所以在判断写入数据是否与电容C1存储的电位是否相同时，可以采用同或门或异或门，从而决定是否执行写入操作，这种方法有效的屏蔽了重复数据的写入。例如，存储器芯片复位后初始化STT-MRAM，保证芯片内部有存储的默认值；行列译码完成后，写使能为1，写入数据的时候，将字线、位线，源线置为稳定的电位；写“0”时，将源线置为“0”，位线置为“1”，字线置为“1”,如果存储内容为“0”，MTJ的状态为反平行态，两个MOS管均不开启，写操作被屏蔽，如果存储内容为“1”，MTJ的状态为平行态，控制逻辑将两个MOS管打开，电流从位线流向源线，MTJ(磁性隧道结)由平行态翻转为反平行态，数据“0”被写入；写“1”时，将源线置为“1”，位线置为“0”，字线置为“1”,如果存储内容为“1”，MTJ的状态为平行态，两个MOS管均不开启，写操作被屏蔽，如果存储内容为“0”，MTJ的状态为反平行态，控制逻辑将两个MOS管打开，电流从源线流向位线，MTJ(磁性隧道结)由反平行态翻转为平行态，数据“1”被写入。以上实施例仅用以说明本发明的技术方案而非对其进行限制，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。当前第1页1 2 3