相变储存元件及其应用的制作方法

文档序号:11776333阅读:206来源:国知局
相变储存元件及其应用的制作方法与工艺

本发明涉及一种固态储存元件,特别涉及一种具有相变材料储存单元的固态储存单元。



背景技术:

固态相变材料,例如硫族(chalcogen)元素(vi族元素,例如硫(sulfur,s)、硒(selenium,se)和碲(tellurium,te))与锗(germanium,ge)、砷(arsenic,as)、硅(silicon,si)和锑(antimony,sb)其中至少一的合金的硫族化合物(chalcogenides),目前已为该技术领域所熟知。硫族化合物是以至少两种可归类的固态结晶形态(classifiablesolidstates)存在。最极端的两种结晶形态可以简单地分类为结晶态(crystallinestate)和非晶态(amorphousstate)。其他不易被归类的结晶形态则位于这两种结晶形态之间。非晶态具有不规则的原子结构。结晶态一般为多晶相(polycrystalline)。每一种结晶型态都有非常不同的电性。当在非晶态时,有一些硫族化合物的电阻率(resistivity)会高到可视为绝缘体,也就是会使电路断开(opencircuit)。当在结晶态时,同样的材料具有较低的电阻率,可用来作为电阻(resistor)。这些材料的阻值在非晶态和结晶态之间的变化高达6个数量等级。

将硫族化合物加热一段时间,可使其从第一种结晶型态(例如,非晶态)转换至第二种结晶型态(例如,结晶态)。再加热至另一个特定的温度并维持一段给定时间,其结晶型态会从第二种结晶型态反转回第一种结晶型态。因此相变材料可以选择性地进行设定(set)与复位(reset)操作。如同其他具有两个或更多可辨别和可选择状态的材料,这两种稳定的结晶型态可以指定其中一个为逻辑的1另一个为逻辑0。故而硫族化合物可以用来制作储存元件,特别是非挥发性的储存元件,例如储存单元储存介质。

对于良好的储存元件来说,储存材料必须在相对高的结晶温度且能迅速结晶,并在非晶态和结晶态之间表现出较高的电阻率差额。迅速结晶可提供快速的设定时间。结晶温度越高则具有越高的数据保存(dataretention)能力。电阻率差额越高越容易分辨不同结晶型态之间的分别。因此理想上,这个材料需要在结晶态时为短路(short)或是开启(on)状态,在非晶态时为开路(open)或是关闭(off)状态;而且一直到被人为地重新结晶为止,都必须停留在非晶态。特别是对具有数百万甚至数十亿的单一储存单元的大容量储存应用中,理想的硫族化合物写入操作,需要相对较少的电流或几乎无需电流,消耗相对较少的电能。想要减少写入电能,需要在低熔点时具有最小热传导率;而想要减少写入电流,则需要将焦耳热电阻率最大化。然而,上述的优良特性通常跨越了不同相变材料领域中的不同范围,该领域中并没有单独一种材料适合所有的应用,特别是大量储存单元(massstoragecells)的应用。

因此,有需要改善相变储存材料的储存特性。特别是使相变储存材料具有小电阻的漂移、设定状态和复位状态之间明显不同、具有较长的数据保存时间,特别适用于高密度储存应用。



技术实现要素:

本发明的特征是一种具有良好储存特性的储存元件;

本发明的另一个特征是一种具有复合储存区域的相变储存元件。其中,此复合储存区域具有低电阻飘移系数(resistancedriftcoefficient)、较长数据保存时间,并具有较高复位/设定比(reset/setratio);

本发明的又一个特征是一种具有多个串联储存区域的复合储存区域的相变储存元件。其中,此多个串联储存区域结合了较低的电阻飘移系数、较长的数据保存时间、较高的复位/设定比等特性,且不需要感测读取电路(sensitivereadcircuits)或感测放大器(senseamplifiers)即可增进读取效能。

本发明是有关于一种相变储存元件、包含此相变储存元件的集成电路芯片以及制作包含此相变储存元件的集成电路芯片的方法。此相变储存元件包括一种具有不同相变材料的多个(例如两个)相变区域的相变储存区域。此相变储存区域串联在写入/读取线与选择元件之间。

附图说明

本技术的其他层面及优点,可参见以下所述的附图和具体实施方式,其详细说明如下:

图1a至图1b是根据一实施例绘示一种具有多种材料的相变储存元件以及对此相变储存元件进行写入时的写入特性。

图2a至图2b是绘示使用个别相变材料的相变储存元件的储存特性(标准化电阻值与时间的关系),用以例示具有多种材料的相变储存元件的串联储存区域中不同材料的储存特性。

图3是根据一实施例绘示具有多种材料的相变储存元件的累加元件储存性质(cumulativedevicestorageproperties)。

图4是根据一实施例绘示形成具有多种材料的相变储存元件的方法。

图5a至图5d是根据一实施例绘示形成串联储存区域的工艺结构剖面图。

图6是绘示所形成的复合储存区域的立体图。

图7a至图7c是根据第二实施例绘示形成串联储存区域的工艺结构剖面图。

图8是绘示在经过后段工艺(backendoftheline,beol)和芯片定义(chipdefinition)之后,所形成具有完整集成电路芯片的晶圆。

100:相变储存元件102:选择元件

104:复合储存区域104r:整体电阻值

104d、106d、108d:电阻飘移系数

104t、106t、108t:数据保存时间

104p、106p、108p:相变材料的元件的储存特性

104s、106s、108s:设定电阻值

104r、106r、108r:复位电阻值

106:区域108:区域

110:写入/读取线112:选择线

120:写入特性122:温度

124:时间126:环境温度

128:结晶温度130:非晶融点温度

132:读取操作134:复位操作

136:设定操作142:半导体晶圆

146:定义储存位置146:形成底部电极

148:形成复合储存区域150:形成上部电极

152:完成集成电路芯片200:底部电极

202:绝缘体204:绝缘层

206:沟道208:侧壁相变储存介质

210:侧壁相变储存介质的顶部212:势垒电极

220:开孔222:势垒电极

232:集成电路芯片230:晶圆

234:芯片电路

具体实施方式

请参照图1a至图1b,图1a至图1b是根据一实施例绘示一种具有多种材料的相变储存元件100以及对相变储存元件100进行写入时的写入特性120。具有多种材料的相变储存单元(元件)100可以包括单一的选择元件102和多重或复合储存区域104。在本实施例之中,复合储存区域104包括两个采用不同硫族化合物储存介质(chalcogenidestoragemedia)所构成的串联区域106和108。复合储存区域104连接于写入/读取线110,例如,位线,与选择元件102之间。在本实施例中,选择元件102的另一端接地。虽然,此处所绘示的选择元件102是一种标准的绝缘栅极(insulatedgate)场效晶体管,但其可以是任何一种适当的选择元件,例如二极管、双载子晶体管(bipolariunctiontransistor,bjt)或场效晶体管。选择线112用来控制选择元件102写入和读取复合储存区域104的状态时的启闭。

串联区域106和108彼此互补,可使复合储存区域104结晶迅速,且具有相对高的结晶温度,并在非晶态和结晶态之间表现出高度的差异性。例如,第一硫族化合物选择具有较高结晶温度和较长数据保存时间的材料,而容许第二硫族化合物的选择可以不具备这些特性。同时,第二硫族化合物可以选择具有高复位/设定比或关/开比(off/onratio)(非晶态/结晶态电阻率比)的材料,以补偿第一硫族化合物的不足。第一硫族化合物也可以选择电阻飘移系数远高于第二硫族化合物的材料。总体而言,串联区域106和108的结合,可以提供复合储存区域104较高的结晶温度、较长数据保存时间、较高复位/设定比以及中等的电阻飘移系数。

图1b所绘示的写入特性120显示在一段时间124之中,温度122对复合储存区域104的影响。在一般存取的操作条件下,复合储存区域104是处于环境温度126之中。复合储存区域104具有整体的结晶(或设定)温度128和非晶融点(或复位)温度130。在一般具有相对较短开启时间的读取操作132中,选择线112开启选择元件102,使写入/读取线110充电至一个预充电读取电压。读取操作132虽然某个程度会提高复合储存区域104的温度,但还不至于改变其晶相状态。在复位操作134中,选择线112开启时间更短,同时写入/读取线110被固定在一个复位电压,以对复合储存区域104进行焦耳加热(iouleheat)至超过非晶融点温度130,使结晶区域转换成非晶态。同样的,在设定操作136中,选择线112开启选择元件102的时间较长,同时写入/读取线110被固定在一个设定电压,以对复合储存区域104进行焦耳加热至超过整体的结晶温度128,使两个非晶区域再结晶。读取操作、设定操作和复位操作对写入/读取线110施加的电压是根据元件可接受的效能设计和电路状态来决定。

图2a至图2b是绘示使用个别相变材料的元件的储存特性106p和108p(标准化后设定电阻值与时间的关系),用以例示图1a和图1b所示的具有多种材料的相变储存元件100在串联储存区域106和108中所采用的材料的储存特性。在一较佳实施例中,储存区域108所采用的材料可以是锗锑碲硅氧化合物(gesbtesio);储存区域106所采用的材料可以是掺杂的镓锑锗化合物(gasbge),较佳是以氧和硅进行掺杂。相反地,储存区域108所采用的材料可以是镓锑锗化合物,而储存区域106所采用的材料可以是锗锑碲硅氧化合物。另外,任何适合的材料都可以用来取代储存区域106和108所采用的材料。其中,锗、锑、碲、硅、氧的比值(ge∶sb∶te∶si∶o)较佳为17.8±0.5∶22.2±5∶41.6±5∶4.4±0.5∶14.0±0.5。镓、锑、锗的比值(ga∶sb∶ge)较佳为23∶30∶47。两种材料标准化后的设定电阻值(rset)106s和108s都约为1。

储存区域106所采用的材料具有相对较高的结晶温度和较低的关闭或复位温度,标准化后的复位电阻值(rreset)106r约为2。因此,储存区域106所采用的材料具有相对较低(约为2)的复位/设定比,因而具有较敏锐的感测能力或较长的读取时间或两者兼具。其对于操作是有利的,因为电阻飘移系数106d(特性值106p在写入区间中的斜率)相对较高,在1a图使用较短脉冲所进行的读取操作132中,数据保存时间106t较长,约1010秒或约300年。相反的储存区域108所采用的材料具有相对较高的复位电阻值108r,约为100,以及较佳的复位/设定比,约为100。但是,虽然储存区域108所采用的材料具有非常低的电阻飘移系数108d,却具有较低的结晶温度,以及非常少的数据保存时间108t,约100秒。储存区域106和108所使用的材料两者都具有对方所想要而又没有的特性。

图3是绘示图1a和图1b的具有多种材料的相变储存元件100的累加元件储存性质104p,加上图2a至第2d图所绘示的个别串联区域的元件储存性质106p和108p。其中,串联区域108的复位电阻值108r,因子值较高而主导了位于复合储存区域104中,彼此串联的多种相变材料的整体电阻值104r。相同地,至少一直到个别串联区域108所采用的材料开始再结晶为止,复合储存区域104的复位电阻值104r都远高过其设定电阻值104s。因此,复合储存区域104具有实质近似于串联区域108所采用材料的复位/设定比,以及更低的电阻飘移系数104d。当串联区域108所采用的材料开始再结晶,串联区域106所采用的材料仍维持非晶相,且具有与串联区域108所采用材料相同等级的电阻值。复合储存区域104必须等到更久之后串联区域106所采用的材料已再结晶后才会完全再结晶。因此,复合储存区域104展现出较长的数据保存时间104t。复合储存区域104由于具有较长的数据保存时间104t(106t)、较低的电阻飘移系数104d和较高的复位/设定比,所以较快速且敏锐读取时间较短。

图4是根据一实施例绘示形成图1a和图1b的具有多种材料的相变储存元件100的方法140。在本实施例中,具有多种材料的相变储存元件100位于集成电路芯片的储存阵列中。特别的是,在一较佳实施例中,具有多种材料的相变储存元件100的复合储存区域104,包括由不同硫族化合物储存介质(chalcogenidestoragemedia)所构成的多个(至少两个)串联区域106和108。

储存单元的形成方法由在半导体晶圆上进行的步骤142开始,将晶圆部分地图案化形成集成电路,例如多个标准的场效晶体管技术电路或元件,并由一部分的这些电路或元件定义出多个储存位置(storagelocations)或储存单元(步骤144)。以下所述的储存单元形成在两个导电层之间。此两个导电层又称为上下电极层或电极。电路或元件可通过位于此两个电极层之一或两者的导线彼此链接。因此在步骤146中,形成底部电极。例如,在晶圆表面的导电层中形成储存阵列的电极阵列。之后,进行步骤148,在每一个底部电极上形成复合储存区域104。在步骤150中,当在复合储存区域104上形成上部电极之后,即完成储存元件的制作。在最后的步骤152中,采用标准的后段工艺,将芯片上的电路连接起来,完成集成电路芯片的制备。

图5a至图5d是根据一实施例绘示形成串联储存区域,例如如图1a和图1b所绘示的复合储存区域104的工艺结构剖面图。图6是绘示所形成的复合储存区域104的立体图。其中相同的元件将以相同的元件符号来表示。在定义出选择元件102之后,在一个合适的绝缘体202中形成底部电极200(绘示于图6),使其邻接或位于选择元件102之上。例如,底部电极200可以位于第一导线层中、位于上方导线层中或位于特制的底部电极层中。底部电极200是通过适当的金属定义步骤所制作而成的适当的金属层,可以是钨(w)层或氮化钛(tin)层。在定义底部电极200之后,在晶圆上形成绝缘层204以及穿过绝缘层204的多条沟道206,暴露一部分底部电极200,以用来形成第一储存区域106。

在本实施例中,第一储存区域106是使用适当且已知的侧壁相变储存介质技术,沿着沟道206侧壁所形成的侧壁相变储存介质208。侧壁相变储存介质,可以依照s.c.laietal.,“ascalablevolume-confinedphasechangememoryusingphysicalvapordeposition,”symposiumonvlsitechnologydigestoftechnicalpapers,ieee2013;以及kwon等人所申请,已公开的编号us2011/0186798美国专利申请案所述的方法来形成。当形成并定义第一储存区域106之后,以绝缘材料填充沟道206,对晶圆进行平坦化,并停止于侧壁相变储存介质208。对侧壁相变储存介质208的顶部210进行次刻蚀(subetch)以定义出第一储存区域106,并在被次刻蚀的区域形成势垒电极(barrierelectrode)212。势垒电极212可以是任何不与所选用相变材料反应的合适金属。较佳的势垒电极212是通过沉积和平坦化工艺,例如化学机械研磨(chemical-mechanicalpolish,cmp),来形成的钨或氮化钛。

接着,通过在势垒电极212上形成相变储存介质层的方式,形成第二储存区域108。再在第二储存区域108上形成上部电极或写入/读取线110。第二储存区域108和相应的上部电极110可以被各别定义,或通过同一个步骤来加以定义。

例如,第二储存区域108和上部电极110可按照顺序先后完成。先形成绝缘层(未绘示),然后通过屏蔽和刻蚀形成第二储存区域108。之后,沉积第二相变储存介质层以填充刻蚀图案。在使用,例如另一次化学机械研磨,来移除多余的第二相变储存介质层之后,在第二储存区域108上方,通过例如合适的沉积、掩模和刻蚀步骤,形成上部电极110。另外,第二储存区域108和上部电极110也可以通过在晶圆上沉积第二相变储存介质层,再在第二相变储存介质层上沉积金属层来加以定义。之后,通过合适的掩模和刻蚀步骤来定义上部电极110,再以上部电极110为掩模来定义第二储存区域108。并在第二储存区域108和上部电极110周边形成绝缘层(未绘示)。

当储存区域106和108处于结晶态,而且没有非晶区时,复合储存区域104的累加电阻值104s如图3所示为最小。当对元件施加设定脉冲后,会将至少一部分的储存区域106和108转换成非晶状态。当读取操作发生时,储存区域106和108的非晶区域还是维持非晶状态,维持约数分钟(例如1分钟)的时间108t。在时间108t之后,储存区域108的非晶区域会迅速再结晶。然而在时间108t之后,储存区域106的非晶区域则仍然续存,且电阻值继续增加。因此可使元件具有较长的数据保存时间,约1010秒或约300年。至少一直到设定脉冲对第二种材料的非晶态区域进行再结晶之前,复合储存区域104都可有效地保持没有开关(unswitched)的状态。

图7a至图7c是根据第二实施例绘示形成串联储存区域,例如如图1a和图1b所绘示的复合储存区域104的工艺结构剖面图。在本实施例中,复合储存区域104形成在开孔220之中。其中,工艺结构大致与图5a至图5d所绘示的类似,因此相同的元件将以相同的元件符号来表示。在定义出选择元件102、底部电极200和绝缘层204之后,在绝缘层204中形成开孔220。开孔220可以是圆形、正方型或长方形。绝缘层204形成在底部电极200上,开孔220通过刻蚀穿过绝缘层204到达底部电极200。然后在开孔220中形成第一储存区域106、势垒电极222和第二储存区域108。例如沉积每一层,再进行刻蚀或化学机械研磨。在第二储存区域108上方定义上部电极110。例如,同样使用适当的掩模和刻蚀。最后,在上部电极110上形成绝缘层(未绘示)。将芯片上的电路连接起来,完成集成电路芯片的制备。

图8是绘示在经过后段工艺和芯片定义之后,所形成具有完整集成电路芯片232的晶圆230。在上部电极110上形成绝缘层(未绘示)之后,使用合适的金属形成工艺,例如镶嵌金属线步骤,依序形成多个金属导线层。位于最上层的金属导线将芯片元件连接至芯片电路234,并与芯片电路234整合在一起。

较佳的储存元件具有一种复合储存区域。此复合储存区域具有较低的电阻飘移系数、较长的数据保存时间、较高的复位/设定比,且不需要感测读取电路或感测放大器即可增进读取效能。

以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1