具有低电力自校正能力的嵌入式DRAM及其存取方法与流程

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2011年12月12日、申请号为201180064238.5、发明名称为“具有低电力自校正能力的嵌入式dram及其存取方法”的发明专利申请案。

所揭示的实施例是针对于动态随机存取存储器(dram)。更特定来说，示范性实施例是针对于具有低电力自校正能力的嵌入式dram。

背景技术：

dram系统由于其构造的简单性而提供低成本数据存储解决方案。实质上，dram单元是由开关/晶体管以及电容器构成从而以电荷为单位存储信息。因此，dram单元的构造较简单，与静态随机存取存储器(sram)单元相比需要少得多的面积，且容易高密度地集成在存储器阵列和嵌入式系统中。然而，因为电容器是漏电的，所以存储在电容器中的电荷需要被周期性地刷新，以便正确地保留所存储的信息。对dram单元的周期性以及频繁刷新的需要会消耗大量电力，且使得dram系统对低电力应用没有吸引力，尽管其成本较低也是如此。

对dram单元的刷新操作非常耗电，因为每当dram阵列中的单个dram单元需要被刷新时，所述单元所驻留的整个行就要被读出且随后被写回。当dram单元在存储器读取/写入操作期间被读出/写回时，dram单元被自动刷新。然而，必须以某一最小频率刷新dram单元，以便确保不会引入错误。因此，当存储器读取/写入操作在自从上次刷新dram单元以来的某一时间周期内未发生时，或当系统处于备用模式中时，可使用dram控制器来监视刷新速率，且以所需的频率执行刷新循环。在常规存储器读取/写入操作之外的使用dram控制器执行刷新还被称作“自刷新”。

通常，在自刷新模式中，在刷新循环的过程内，dram阵列的每一行依序经过读出和写回过程。这些读出和写回过程中的每一者启动字线、一对互补位线、读出放大器等。刷新循环可能需要经过调度以便使错误最少化的最小频率通常为约每秒数千刷新循环。

dram阵列中可能发生的错误可在广义上被分类为软错误和硬错误。软错误是归因于在封装嵌入式dram系统期间所引入的放射性污染物、宇宙射线、热中子等而引起。软错误还容易受dram系统的操作的温度影响，使得错误在较高温度下更可能发生。如果在dram单元中检测到软错误，则可通过将正确的数据再写回到dram单元来纠正软错误。然而，硬错误是物理缺陷，且可能可归因于(比如)制造缺陷。硬错误通常难以纠正。

用于错误检测和错误校正的通常使用的技术包含错误校正码(ecc)位的使用。ecc位被引入到dram阵列中以作为与存储于dram阵列中的数据相关的额外信息，例如奇偶性数据。通常针对dram阵列中的每一数据片段(例如，数据字节)来计算一个或一个以上ecc位。ecc位可与数据并排地被存储在dram阵列中。当从dram阵列读出包括若干数据片段的一行数据时，还读出对应的ecc位。可使用对应的ecc位对一行内的数据片段中的每一者执行错误检测。如果在一个或一个以上数据片段中检测到错误，可使用已知技术来校正所述错误，且将包括正确的数据片段的整个行写回到dram阵列。

可在耦合到嵌入式dram系统的处理器或cpu的引导下执行上文所描述的方式的错误检测和校正。可看到，错误检测和校正还涉及将对dram阵列执行的读出和写回操作。因此，错误检测和校正可与如由cpu或其它总线主控器起始的对存储器的常规读取/写入操作进行组合。然而，将错误检测和校正的此方面与常规读取/写入操作进行整合会导致这些读取/写入操作所需的等待时间延长，这在高性能系统中可能是无法接受的。

错误检测和校正在dram系统内还可为自操纵的，这有时被称作“自校正”。通常，将自校正和自刷新作为分开的操作来执行。因此，这些自刷新和自校正操作中的每一者的结果是消耗与读出和写回到dram阵列相关联的电力。一些技术试图基于针对已知的自刷新频率的错误的可能性来裁定自校正的频率。然而，即使通过此些解决方案，与每一自校正和自刷新操作相关联的电力消耗也不会减少。众所周知，相关联的高电力消耗是严重的缺点，对于嵌入式系统以及电池供电的装置来说尤其如此。

因此，此项技术中需要使各种存储器读取/写入操作、刷新操作以及错误检测和校正操作期间招致的dram阵列的电力消耗最少化。

技术实现要素：

示范性实施例是针对于用于对动态随机存取存储器(dram)阵列的低电力组合式自刷新和自校正的系统和方法。

举例来说，示范性实施例是针对于存取动态随机存取存储器(dram)阵列的方法，所述方法包括：存取dram阵列的第一行的第一部分；以及分析所述第一部分以寻找一个或一个以上错误，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么校正所述一个或一个以上错误以形成经校正第一部分，且将所述经校正第一部分选择性地写回到所述第一行。如果未检测到错误，那么防止将所述第一部分写回到所述第一行。

另一示范性实施例是针对于一种动态随机存取存储器(dram)阵列，其包括：第一行；以及用以检测所述第一行的第一部分中的一个或一个以上错误的逻辑，其中所述第一部分的位宽度小于所述第一行的位宽度。如果在所述第一部分中检测到错误，那么所述阵列包括用以校正所述错误以便形成经校正第一部分的逻辑，以及用以将所述经校正第一部分选择性地写回到所述第一行的逻辑。如果未检测到错误，那么所述阵列包括用以防止将所述第一部分写回到所述第一行的逻辑。

又一示范性实施例是针对于一种动态随机存取存储器(dram)阵列，其包括：用于存取dram阵列的第一行的第一部分的装置；以及用于分析所述第一部分以寻找一个或一个以上错误的装置，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么所述阵列包括用于校正所述一个或一个以上错误以形成经校正第一部分的装置，以及用于将所述经校正第一部分选择性地写回到所述第一行的装置。如果未检测到错误，那么所述阵列包括用于防止将所述第一部分写回到所述第一行的装置。

类似地，另一示范性实施例是针对于包括代码的非暂时性计算机可读存储媒体，所述代码在由处理器执行时致使所述处理器执行用于存取动态随机存取存储器(dram)阵列的操作，所述非暂时性计算机可读存储媒体包括用于存取dram阵列的第一行的第一部分的代码；以及用于分析所述第一部分以寻找一个或一个以上错误的代码，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么所述非暂时性计算机可读存储媒体包括用于校正所述一个或一个以上错误以形成经校正第一部分的代码，以及用于将所述经校正第一部分选择性地写回到所述第一行的代码。如果未检测到错误，那么所述非暂时性计算机可读存储媒体包括用于防止将所述第一部分写回到所述第一行的代码。

又一示范性实施例是针对于存取动态随机存取存储器(dram)阵列的方法，所述方法包括：用于存取dram阵列的第一行的第一部分的步骤；以及用于分析所述第一部分以寻找一个或一个以上错误的步骤，其中所述第一部分的位宽度小于所述第一行的位宽度。如果检测到一个或一个以上错误，那么所述方法包括用于校正所述一个或一个以上错误以形成经校正第一部分的步骤，以及用于将所述经校正第一部分选择性地写回到所述第一行的步骤。如果未检测到错误，那么所述方法包括用于防止将所述第一部分写回到所述第一行的步骤。

附图说明

呈现附图来辅助对各种实施例的描述，且仅出于说明实施例而非限制所述实施例的目的来提供附图。

图1是常规dram单元的示意性说明。

图2说明根据所揭示的实施例的能够实施低电力自刷新和自校正的dram系统。

图3是说明示范性实施例中的自刷新/自校正操作中所涉及的各种过程之间的时序关系的时序图。

图4a到c说明用于针对不同操作温度追踪dram阵列中的错误且在示范性实施例中针对特定操作温度确定用于执行自刷新/自校正操作的频率的系统和方法。

图5是在示范性dram阵列中执行自刷新/自校正操作的示范性方法中所执行的操作的序列的流程图说明。

图6是展示其中可有利地使用本发明的实施例的示范性无线通信系统的框图。

具体实施方式

在以下针对特定实施例的描述和相关图式中揭示本发明的若干方面。可在不脱离本发明的范围的情况下设计替代实施例。此外，将不会详细描述各种实施例的众所周知的元件，或将省略所述元件，以免混淆本文中所论述的各种实施例的相关细节。

词语“示范性”在本文中用于意味着“充当实例、个例或说明”。本文中被描述为“示范性”的任何实施例不必被解释为比其它实施例优选或有利。同样，术语“实施例”或“本发明的实施例”并非要求所有实施例均包含所论述的特征、优点或操作模式。

本文中所使用的术语仅出于描述特定实施例的目的且并不希望限制各种实施例。如在本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包含复数形式。将进一步理解，术语“包括”和/或“包含”当在本文中使用时指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。

此外，根据待由(例如)计算装置的元件执行的动作的序列来描述许多实施例。将认识到，可由特定电路(例如，专用集成电路(asic))、由正由一个或一个以上处理器执行的程序指令或由两者的组合来执行本文中所述的各种动作。此外，可认为本文中所述的这些动作序列完全体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中已存储一组对应计算机指令，所述指令在被执行时将致使相关联的处理器执行本文中所述的功能性。因此，本发明的各种方面可以许多不同形式来体现，所有所述形式均已涵盖在所主张的标的物的范围内。此外，对于本文中所述的实施例中的每一者来说，任何所述实施例的对应形式可在本文中被描述为(例如)“经配置”以执行所描述的动作的“逻辑”。

一般来说，示范性实施例是针对于具有低电力自刷新和自校正能力的dram系统。不同于常规的dram系统，可将自刷新和自校正操作整合为组合操作，从而需要对dram系统的dram阵列中的减少的读取和写入存取。组合式自刷新和自校正可与常规调度的由cpu或其它总线主控器引导的读取和写入操作分开地执行，进而确保这些常规调度的读取和写入操作的等待时间不受影响。

另外，可在自校正期间选择性地执行部分写回操作，使得如果在dram阵列的某一行中未检测到错误，那么防止写回数据。此外，可将写回操作分段，使得仅需要校正的数据片段需要被写回到dram阵列，因此节省了对不需要校正的数据片段的不必要写回的电力。因此，如将在下文进一步详细地看到，在自刷新和自校正操作期间，除了用于步进穿过dram阵列的每一行的行解码器之外，可使用用于解析穿过dram阵列中的数据片段的列的精细调谐的逻辑。

示范性实施例还可监视dram系统的操作温度，且进而基于操作温度来确定用于执行自刷新和自校正操作的适当频率。

将理解，虽然参考嵌入式dram阵列来描述实施例，但所揭示的系统和技术不限于嵌入式dram系统，而是可容易地扩展到独立的dram系统，以及dram装置的其它实施方案。

现在参考图1到5描述示范性dram系统。图1说明常规的dram单元100，其包括晶体管106和电容器108。晶体管106在字线102被激活时接通，且在位线/列线104上将信息传递到电容器108。其后，所述信息被存储在电容器108中。

参考图2，展示嵌入式dram系统200。dram系统200包括由例如dram单元100等dram单元形成的dram阵列202。在说明性实例中，将把dram阵列202描述为包括64位或八字节数据，字节0到字节7，其中在每一行中，针对每一字节数据添加一个ecc位。dram阵列202包括1k(1024)个此类行。然而，所揭示的实施例不应被解释为以任何方式被限于特定数据大小或ecc位。举例来说，dram阵列202可为较大的dram阵列(例如，由16个例如dram阵列202等阵列构成的1mb阵列)的一部分，使得1mbdram阵列的一行具有数据大小为1kb(64位×16)的字线以及1k(1024)个此类字线。1mb阵列的大小经适当扩展以针对每64位或八字节数据包含8个ecc位。

如图2中所示，八个ecc位作为一个ecc字节与八个数据字节(字节0到字节7)并排地存储在dram阵列202内。所述八个数据字节可从例如cpu或其它总线主控器等外部源接收，且临时存储在输入寄存器d_in220中。ecc字节可由ecc编码器214计算。包括ecc字节连同八个数据字节(字节0到字节7)的72位字段可随后通过使用写入驱动器/io读出放大器206而被写入到dram阵列202中。

行解码器204可经配置以通过对10位字段xra[9:0]进行解码来激活dram阵列202内的特定字线。1024或1k个字线可被所述字段xra[9:0]编码。为了节省电力，且防止不必要的双态切换，对字线的激活可由字线控制逻辑wl控制208来门控。刷新计数器210包括行计数器240。行计数器240可经配置以步进穿过以xra[9:0]编码的值0到1023，以便在刷新循环内依序激活dram阵列202中的每一字线。命令寄存器224可从cpu或其它总线主控器接收指令，且将所述指令传递到命令解码器218。命令解码器218可其后引导刷新计数器210使用命令“sref”在自刷新模式中执行，其中刷新计数器210在每个自刷新循环中实质上操作以致使行计数器240步进穿过1024个字线中的每一字线。或者，命令解码器218可引导刷新计数器210基于在命令寄存器224处接收到的指令以及如从地址寄存器226导出的行地址来激活特定字线。

组合参考图1到2，激活字线230有效地激活耦合到字线230的每一dram单元100的晶体管106。导致激活字线的操作对于读取和写入操作两者来说是常见的。通常，字线230上的刷新操作将涉及经由被激活的晶体管106、列线104以及写入驱动器/io读出放大器206从耦合到字线230的每一dram单元100的电容器108进行读出；将数据存储在临时存储寄存器中；以及经由列104和被激活的晶体管106将数据从临时存储寄存器写回到电容器108中。字线230在整个此刷新操作中被保持高。如下文进一步详细地描述，示范性实施例偏离此通常的刷新操作，因为当激活字线230时，还将自校正过程整合到刷新操作中，之后在刷新循环结束时将数据写回到dram阵列202中。示范性实施例也偏离通常的刷新操作，因为仅以比整个字线230小的片段将数据选择性地写回到dram阵列202中。此外，仅其中可检测到错误的数据片段可经配置以被写回，以便节省电力。

现在参看图2，刷新计数器210还包括列计数器250以用于步进穿过dram阵列202的列。列计数器250可经配置以使用经编码的位xca[3:0]来步进穿过包含ecc字节和八个数据字节(字节0到字节7)的九字节大小的列。写入驱动器/io读出放大器206可经配置以基于如由xca[3:0]指示的用于特定字节的列地址从字线230一次读出一个字节。ecc字节可首先被读出，且被单独存储以供与数据字节(字节0到字节7)结合使用。或者，可通过适当地配置写入驱动器/io读出放大器206而同时读出字线230上的所有九个字节。

一旦ecc字节和数据字节(字节0到字节7)被读出，其便被发送到ecc解码器216。ecc解码器216经配置以使用来自ecc字节的对应ecc位检测每一数据字节(字节0到字节7)中的错误(如果有)。可使用用于使用ecc位执行错误检测的已知技术。如果在八个数据字节(字节0到字节7)中的任一者中检测到错误，那么ecc解码器216可使用信号error_flag[8:0]标志含有错误的字节。error_flag[8:0]中的每一位可索引到特定数据字节(字节0到字节7)，从而指示曾在那个特定数据字节中检测到错误。

逻辑块自校正控制212总体上监视错误校正的过程。自校正控制212可由命令解码器218基于在命令寄存器214处接收到的指令来控制，或自校正控制212可经配置而以更自主的方式在自刷新操作期间执行自校正。发送到刷新计数器210的相同命令“sref”可用于引导自校正控制212在自刷新模式期间执行自校正。在一实施例中，在字线230在自刷新操作期间仍保持高时，自校正控制212可从ecc解码器216接收信号error_flag[8:0]。基于字节0到字节7中的哪些字节(如果有)被标志为含有错误，自校正控制212可起始对可具有错误的特定字节的选择性校正和写回过程。

举例来说，如果通过在信号error_flag[8:0]中断言适当的位(比如error_flag[0])而将字节0标志为含有错误，那么自校正控制212在仅断言byte_ctrl[0]的情况下产生信号byte_ctrl[8:0]，以指示仅字节0在字节0已被校正后需要被写回到字线230中。可使用用于校正使用ecc位检测到的错误的已知技术，且将不在此处详细描述所述技术。在一实施例中，ecc解码器216可经配置以在从自校正控制212接收到指示至少一个字节需要被写回的write_back信号后即刻校正字节0中的错误。如果另一方面，ecc解码器216先前在八个数据字节(字节0到字节7)中的任一者中尚未检测到错误，那么将取消断言error_flag[8:0]的所有位，从而指示任何数据字节中都没有错误，且自校正控制212将取消断言(或维持于取消断言状态)write_back信号，从而指示将不需要执行写回操作。在此情况下，信号byte_ctrl[8:0]还将停用对所有字节的写回。换句话说，写回操作仅对可含有错误的数据字节执行，且如果在数据字节中的任一者中未检测到错误，那么没有数据字节在自校正过程中被写回。

在示范性实施例中，ecc解码器216的包括正确数据(如果检测到错误，那么经校正，且如果未检测到错误，那么不变)的输出可存储在临时寄存器228中，且随后在byte_ctrl[8:0]的控制下经由写入驱动器/io读出放大器206被写回到字线230中。写入驱动器/io读出放大器206被适当配置以实现以字节大小片段的对数据的写回。可看到，在组合式自刷新和自校正操作期间，仅可能包括错误的数据字节将被校正且被写回。一旦完成写回(如果有)，便取消断言字线230。刷新计数器210引导行计数器240递增到dram阵列202的下一行，且所述过程经重复，直到所有1024个行都经过组合式自刷新和自校正操作为止。将理解，通过从ecc解码器216提取数据且使用寄存器d_out222从dram系统读出数据，还可将服务外部读取请求整合到以上过程中。用于各种过程的时序可源自系统时钟，例如clk201。

现在参考图3，展示详述上文相对于自刷新和自校正所描述的各种过程之间的时序关系的示意时序图。在时序图300中，展示系统时钟clk201的选定循环。从命令解码器218接收命令304。在时刻330处，断言命令sref306，从而实质上激活组合式自刷新和自校正操作。在所说明的实例中，在时刻340处经由xra[9:0]选择字线wl310。在那个时间处，通过信号xca[3:0]突出字线310中的八个数据字节的byte[k]。片刻之后，在时间344处激活位线bl&/bl308以便读取byte[k]的特定位。ecc解码器216接收byte[k]且检测到byte[k]在由bl&/bl308选择的位上包括错误，通过在时间380处断言所述位error_flag[k]，所述位被标志到自校正控制212。自校正控制212断言信号write_back(未展示)，且错误解码器216随后校正所述错误且将byte[k]的经校正值存储在寄存器228中。在时间390处，自校正控制212断言byte_ctrl[k]，以便允许经由写入驱动器/io读出放大器206将存储在寄存器228中的byte[k]的经校正值写回到字线310。在时间350处，byte[k]中的错误经校正，如由位线bl&/bl308的值的改变所说明。因此说明了在自刷新期间在检测到错误时的自校正操作。

继续参考图3，还说明在未检测到错误时的所揭示实施例的操作。在时间360处，刷新循环继续有效，且经由xra[9:0]选择字线wl314。在时间364处激活byte[m](由xca[3:0]选择)的位线bl&/bl312以读出byte[m]的位。然而，在此情况下，错误解码器216在byte[m]中未检测到任何错误。因此，未经由信号error_flag[m]标志任何错误，且因此，未断言对应的write_back和byte_ctrl[m]，且随后，在时间370处未执行写回。因此，避免了无用的写回活动，因为确定未检测到错误。如果在稍后时间点，在不同循环期间，在byte[m]中检测到错误，那么byte[m]被校正且同时还被刷新。

因此，继续参考图3，示范性实施例包含存取dram阵列的方法，其包括：存取dram阵列的第一行(例如，字线wl310)的第一部分(例如，byte[k])，其中所述第一部分的位宽度小于所述第一行的位宽度；分析所述第一部分以寻找一个或一个以上错误；如果检测到一个或一个以上错误，那么校正所述一个或一个以上错误以形成经校正第一部分(例如，存储在寄存器228中的byte[k]的经校正值)；以及将所述经校正第一部分选择性地写回到所述第一行。

将看到，示范性实施例通过防止对dram阵列202的不必要的昂贵的写回操作而给予显著的电力节省。此外，实施例将dram阵列中的自刷新和自校正两个操作组合为其中共享读出和写回(如果有)的有效整合的操作。还通过将每一字线分段且执行选择性写回而获取电力节省。将了解，所揭示的技术招致极小的硬件开销且不影响由cpu或其它总线主控器在dram阵列上调度的常规读取/写入操作的等待时间，因为组合式自刷新和自校正操作是独立于此些常规读取/写入操作执行的。

现在描述用于根据嵌入式dram系统200的操作温度来修整自刷新和自校正操作的频率的进一步实施例。有利地认识到，操作温度可对dram阵列202中的错误的发生频率起到重要作用。一般来说，错误的数目可能随着操作温度的增加而增加。通过改变操作温度而在大量自刷新/自校正循环内从error_flag[8:0]采出的数据可揭露错误数目与温度之间的统计关系。一旦已确定可能在某一温度下发生的错误的数目，便可确定那个温度下的使错误最少化的执行自刷新/自校正操作的最佳频率。应认识到，不同的系统在给定操作温度下会不同地倾向于出现错误。

现在参考图4a到4c，说明用以根据操作温度来最佳地修整自刷新/自校正循环的频率的智能系统。举例来说，图4c说明一表格，其基于dram系统对错误的易感性而将dram系统分类。信号error_info[l:0]是根据error_flag[8:0]确定，且基于给定操作温度下的错误的数目而在广义上将dram系统分类为四个类别。在图4c的实例中，将0到4个错误分类为“正常”sref模式。sref模式涉及需要执行自刷新/自校正循环以使错误最少化的频率。类似地，图4c的表格基于由error_info[l:0]指示的错误的数目而将sref模式分类为“保守1”、“保守2”以及“极端”。

每一sref模式涉及给定温度下的特定频率，其可根据图4b的图表适当地确定。参考图4b，展示了说明针对每一sref模式的自刷新内部周期与温度之间的关系的图表。可将对应的自刷新/自校正频率确定为自刷新内部周期的倒数。

现在参考图4a，展示了用于基于从图4b到4c获得的信息来调整来自图2的dram系统200上的自刷新/自校正循环的频率的系统。错误计数器406通过累加并研究预定大量的自刷新/自校正循环内的error_flag[8:0]而输出error_info[l:0]。温度传感器408确定dram系统200的操作温度。内部振荡器402提供基线频率，所述基线频率可由分频器404调整。分频器404分别从错误计数器406和温度传感器408接收error_info[l:0]和操作温度，且基于图4c的表格以及图4b的图表来确定用于执行dram系统200上的自刷新/自校正循环的频率。此信息随后被翻译成图2的时钟201，从而适当地控制dram系统200的自刷新/自校正循环。

将了解，实施例包含用于执行本文中所揭示的过程、功能和/或算法的各种方法。举例来说，如图5中所说明，一实施例可包含起始dram阵列中的自刷新/自校正循环的方法(方框502)。举例来说，通过使用行计数器，确定第一行的行地址，且激活所述第一行(方框504)。接下来，举例来说，通过使用列计数器，确定列地址，且使用所述列地址从被激活的第一行读取第一字，其中一字可包括一个或一个以上字节(方框506)。在方框508中，对第一字执行ecc解码和错误检测。在方框510中，如果检测到错误，那么所述方法进入方框512。在方框512中，所述错误被校正，且执行第一字到其原始位置的部分写回，且所述方法继续到方框514。如果在方框510中未检测到错误，那么不执行写回，且所述方法进入方框514。在方框514处，检查列地址以查看其是否正指向第一行的最后一个字。如果在方框514处，确定未到达第一行的最后一个字，那么在方框518中，增加列地址以指向第一行的下一字，且所述方法从方框506开始重复。如果在方框514处，确定到达第一行的最后一个字，那么在方框516处，递增行地址。在方框520处，确定是否到达dram阵列的最后一行，且如果没有，那么所述方法从方框504开始重复。如果在方框520处，确定到达最后一个行地址，那么在方框502处开始的自刷新/自校正循环在方框522中结束。

所属领域的技术人员将了解，可使用多种不同技术及技艺中的任一者来表示信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个以上描述中参考的数据、指令、命令、信息、信号、位、符号及码片。

此外，所属领域的技术人员将了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚说明硬件与软件的此互换性，上文已大致关于其功能性而描述了各种说明性组件、块、模块、电路及步骤。所述功能性是实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但所述实施方案决策不应被解释为会导致脱离本发明的范围。

结合本文中所揭示的实施例而描述的方法、序列及/或算法可直接体现于硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻留在ram存储器、快闪存储器、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可装卸磁盘、cd-rom，或此项技术中已知的任一其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。

因此，一实施例可包含一种计算机可读媒体，所述计算机可读媒体体现一种用于通过将自校正操作整合在自刷新循环内来存取dram阵列并执行低电力自校正的方法。因此，各种实施例不限于所说明的实例，且用于执行本文中所描述的功能性的任何装置包含于各种实施例中。

图6说明其中可有利地使用本发明的实施例的示范性无线通信系统600。出于说明的目的，图6展示三个远程单元620、630和650以及两个基站640。在图6中，将远程单元620展示为移动电话，将远程单元630展示为便携式计算机，且将远程单元650展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(pcs)单元、例如个人数据助理等便携式数据单元，具备gps功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备等固定位置数据单元，或者存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图6说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可合适地用于包含包括存储器的有源集成电路及用于测试及特性化的芯片上电路的任何装置中。

上文揭示的装置和方法通常被设计且被配置到存储于计算机可读媒体上的gdsii和gerber计算机文件中。这些文件又被提供到基于这些文件来制造装置的制造处置机。所得产品为半导体晶片，其接着被切割成半导体裸片且封装成半导体芯片。所述芯片接着用于上文所描述的装置中。

虽然前述揭示内容展示说明性实施例，但应注意，可在不脱离如所附权利要求书界定的本发明的范围的情况下，在本文中做出各种改变和修改。无需以任何特定次序来执行根据本文中所描述的各种实施例的方法权利要求的功能、步骤和/或动作。此外，尽管可能以单数形式描述或主张各种所揭示实施例的元件，但除非明确规定限于单数形式，否则还涵盖复数形式。