技术总结
本发明提供半导体器件，课题在于通过选择MONOS存储器的各存储器单元进行擦除动作而实现具有EEPROM的存储器阵列(存储器单元阵列)构造的半导体器件的微细化。将分栅式MONOS存储器的存储器单元形成在作为半导体衬底一部分的板状鳍片上。在数据擦除动作中，在进行擦除的选择存储器单元中，对漏极区域施加0V且对存储器栅电极施加正电压，由此通过FN方式进行擦除。在数据擦除动作中，在不进行擦除的非选择存储器单元的、连接于与选择存储器单元相同的存储器栅极线的存储器单元中，将漏极区域设为开放状态且对存储器栅电极施加正电压，由此在沟道区域产生感应电压区域，因此沟道区域与存储器栅电极间的电位差减小，不进行擦除。
技术研发人员：齐藤朋也
受保护的技术使用者：瑞萨电子株式会社
文档号码：201611012446
技术研发日：2016.11.17
技术公布日：2017.08.25