电路的制作方法

本发明涉及一种电路。

背景技术：

正探索电阻式随机存取存储器(rram)、磁阻式随机存取存储器(mram)及相变随机存取存储器(pcram)等等作为下一代存储器装置。基于rram、mram及pcram技术的存储器单元具有可编程电阻。例如，此类存储器单元可经编程而处于高电阻状态或低电阻状态中，其中存储器单元的电阻指示数据的位值(例如，在实例中，高电阻状态指示“1”的位值，且低电阻状态指示“0”的位值)。

技术实现要素：

本发明提供一种电路。所述电路包括具有可编程电阻的存储器单元；及耦合到所述存储器单元且包含开关的电路，所述电路经配置以当所述开关处于第一状态中时将编程电压施加于所述存储器单元，且所述电路经配置以当所述开关处于第二状态中时将编程电流施加于所述存储器单元，所述存储器单元的所述电阻基于将所述编程电压或所述编程电流施加于所述存储器单元而从第一电阻状态变为第二电阻状态。

附图说明

当结合附图阅读时，根据以下详细描述最佳地理解本发明的方面。应注意，根据标准行业惯例，各种特征不一定按比例绘制。实际上，为了使讨论清楚起见，可任意增大或减小各种特征的尺寸。

图1a描绘了根据一些实施例的经配置以对具有可编程电阻的存储器单元进行编程的电路的框图。

图1b及1c说明了根据一些实施例的对具有电阻式开关元件的存储器单元进行编程的电压驱动及电流驱动方法的特征。

图2描绘了根据一些实施例的用于对具有可编程电阻的存储器单元进行编程的实例电路。

图3a及3b说明了根据一些实施例的当开关处于第一状态中时图2的电路的操作。

图4a及4b说明了根据一些实施例的当开关处于第二状态中时图2的电路的操作。

图5说明了根据一些实施例的使用电压驱动模式及电流驱动模式两者执行设置操作的算法。

图6说明了根据一些实施例的使用电压驱动模式及电流驱动模式两者执行复位操作的算法。

图7是说明根据一些实施例的对具有可编程电阻的存储器单元执行“设置”编程操作的实例方法的流程图。

图8是说明根据一些实施例的对具有可编程电阻的存储器单元执行“复位”编程操作的实例方法的流程图。

具体实施方式

以下揭示内容提供了许多不同实施例或实例以用于实施所提供标的物的不同特征。下文描述了组件及布置的特定实例以简化本发明。当然，此类实例仅仅是实例且不旨在具有限制性。例如，在以下详述中，第一特征形成在第二特征上方或第二特征上可包含其中第一及第二特征直接接触而形成的实施例，且还可包含其中第一及第二特征之间可形成额外特征使得第一及第二特征可不直接接触的实施例。此外，本发明可在各个实例中重复参考数字及/或字母。此重复是为了简单且清楚起见且本身不规定所讨论的各个实施例及/或配置之间的关系。

图1a描绘了根据一些实施例的经配置以对具有可编程电阻的存储器单元102进行编程的电路的框图100。如图中所示，存储器单元102包含第一端子110及第二端子112，其中第二端子连接到接地参考电压。存储器单元102的端子110、112之间安置有电阻式开关元件。电阻式开关元件具有可编程电阻，因此使得存储器单元102能够被编程为高电阻状态及低电阻状态。存储器单元102可为例如电阻式随机存取存储器(rram)单元、磁阻式随机存取存储器(mram)单元或相变随机存取存储器(pcram)单元等等。

存储器单元102的电阻式开关元件具有可编程电阻，其基于(i)施加于单元102的电压及(ii)通过单元102的电流而改变。例如，如图1b中所示，当施加于存储器单元102的电压低于阈值电压(在图1b中标记为“阈值v”)时，没有电流或有极低电流在存储器单元102中流动。当施加于存储器单元102的电压高于阈值电压时，存储器单元102的电阻急剧降低，且因此较大电流在单元102中流动。图1b因此说明了编程电压(例如，高于阈值电压的电压)施加于存储器单元102，其中编程电压的施加将存储器单元102的电阻从第一电阻状态(例如，高)变为第二电阻状态(例如，低)。编程电压后续施加于存储器单元102致使存储器单元102的电阻从第二电阻状态(例如，低)变为第一电阻状态(例如，高)。

应注意，图1b及所附描述仅仅是示范性的且存储器单元102的行为在不同实施例中是不同的。然而，一般来说，图1b的实例说明了存储器单元102的电阻基于施加于存储器单元102的电压而在高电阻状态与低电阻状态之间改变。这种对存储器单元102进行编程的方式是“电压驱动”方法。存储器单元102还可使用“电流驱动”方法来编程。为了说明电流驱动方法的特征，参考图1c。

如图1c的实例中所示，当施加于存储器单元102的电流低于阈值电流(在图1c中标记为“阈值i”)时，跨存储器单元102的电压相对较低。当施加于存储器单元102的电流高于阈值电流时，存储器单元102的电阻急剧增加，且因此跨存储器单元102的电压增加。图1c因此说明了编程电流(例如，高于阈值电流的电流)施加于存储器单元102，其中编程电流的施加将存储器单元102的电阻从第一电阻状态(例如，低)变为第二电阻状态(例如，高)。编程电流后续施加于存储器单元102致使存储器单元102的电阻从第二电阻状态(例如，高)变为第一电阻状态(例如，低)。

应注意，图1c及所附描述仅仅是示范性的且存储器单元102的行为在不同实施例中是不同的。然而，一般来说，图1c的实例说明了存储器单元102的电阻基于施加于存储器单元102的电流而在高电阻状态与低电阻状态之间改变。这种对存储器单元102进行编程的方式是前述提及的电流驱动方法。

再次参考图1a，用于对存储器单元102进行编程的电路100包含开关104。电路100经配置以当开关104处于第一状态中时将编程电压106施加于存储器单元102。在实例中，编程电压106是高于阈值电压的恒定dc电压。如上文参考图1b所述，存储器单元102的电阻基于将编程电压106施加于存储器单元102而从第一电阻状态变为第二电阻状态。电阻状态从第一电阻状态变为第二电阻状态指示存储器单元102已被编程(即，单元102已被写入)。

图1a的电路100经进一步配置以当开关104处于第二状态中时将编程电流108施加于存储器单元102。在实例中，编程电流108是高于阈值电流的恒定电流。如上文参考图1c所述，存储器单元102的电阻基于将编程电流108施加于存储器单元102而从第一电阻状态变为第二电阻状态。电阻状态从第一电阻状态变为第二电阻状态指示存储器单元102已被编程。

在常规系统中，使用单一方法(即，电压驱动方法或电流驱动方法，但并非同时使用这两种方法)对包含电阻式开关元件的存储器单元(例如，类似于图1a的单元102的存储器单元)进行编程。相比之下，图1a的电路100提供了用于使用电压驱动方法及电流驱动方法两者来对存储器单元102进行的手段。电路100因此提供用于对存储器单元102进行编程的灵活写入方案。下文进一步详细地描述了用于使用电压及电流驱动方法两者来对存储器单元102进行编程的不同算法。

图2描绘了根据一些实施例的用于对具有可编程电阻的存储器单元202进行编程的实例电路200。如图中所描绘，存储器单元202包含第一及第二端子，其中第二端子连接到接地参考电压。图2的存储器单元202还包含具有源极端子及漏极端子以及连接到字线的栅极端子的晶体管结构。在实例中，字线用于选择存储器单元202进行读取或写入。存储器单元202可为电阻式随机存取存储器(rram)单元、磁阻式随机存取存储器(mram)单元或相变随机存取存储器(pcram)单元等等。在实例中，存储器单元202具有类似于图1a的存储器单元102的特性。应注意，图2的存储器单元202仅仅是示范性的且在其它实例中使用具有可编程电阻的其它类型的存储器单元。另外，在其它实例中，如图2中说明，存储器单元未连接到接地参考电压。

图2的电路200包括用于对存储器单元202进行编程的电路。电路包含开关204。当开关204连接到节点208时，电路经配置以将编程电压施加于存储器单元202。在图2的实例中，编程电压是在差分放大器214(例如，误差放大器或运算放大器)的第一输入处接收的vref电压206。应了解，当开关204连接到节点208时，差分放大器214的输出以使得节点208处的电压等于vref电压206的方式而改变。因为存储器单元202的第一端子耦合到节点208，所以在此条件下将vref编程电压206施加于存储器单元202。因为vref编程电压206大于对存储器单元202进行编程所需要的阈值电压，所以存储器单元202的电阻基于vref电压206的施加而从第一电阻状态变为第二电阻状态。

当开关204连接到节点210时，电路200经配置以将编程电流施加于存储器单元202。在图2的实例中，编程电流是由恒定电流源211产生的iref电流212。电路200包含具有存储器单元202的左分支及具有电流源211的右分支。应了解，电路200在如图2的实例中那样配置时包含将左分支耦合到右分支的电流镜，其中电流镜经配置以使得左分支中的电流复制到右分支，且反之亦然。因此，当开关204连接到节点210时，将iref电流212从右分支复制到左分支。将iref电流212复制到左分支使得iref电流212作为编程电流施加于存储器单元202。因为iref电流212大于对存储器单元202进行编程所需要的阈值电流，所以存储器单元202的电阻基于iref电流212的施加而从第一电阻状态变为第二电阻状态。

应注意，图2的电路200提供用于使用电压驱动方法及电流驱动方法两者对存储器单元202进行编程的手段。这与允许仅仅使用单一方法(例如，电压驱动方法或电流驱动方法，但并非同时使用两种方法)来对存储器单元进行编程的常规系统形成对比。电路200因此提供了与上述常规系统形成对比的灵活的写入方案。

如图2中进一步说明，电路200包含第一pmos晶体管216，其具有连接到电源电压(“vdio”)的源极端子、连接到误差放大器214的单端输出的栅极端子及连接到存储器单元202的第一端子的漏极端子。电路200还包含电压比较器220，其具有经配置以接收vdet参考电压222的第一输入及连接到存储器单元202的第一端子的第二输入。如下文进一步详细描述，电压比较器220用于当开关204连接到节点210时检测编程操作的完成。

在右分支中，电流源211经配置以如上所述那样产生iref电流212。右分支还包含第二pmos晶体管218，其具有连接到电源电压的源极端子、连接到误差放大器214的单端输出及连接到电流源211的漏极端子。反相器224具有连接到第二pmos晶体管218的漏极端子的输入。如下文进一步详细描述，包含反相器224的电路200的右分支经配置以操作为电流比较器。如下文进一步详细描述，电流比较器用于当开关204连接到节点208时检测编程操作的完成。

当开关204连接到节点208时，电流比较器经配置以(i)比较在存储器单元202中流动的电流与iref电流212，且(ii)基于比较产生输出，所述输出指示是否已对存储器单元202进行编程。相反地，当开关204连接到节点210时，电压比较器220经配置以(i)比较施加于存储器单元202的电压与vdet电压222，且(ii)基于比较产生输出，所述输出指示是否已对存储器单元202进行编程。下文进一步详细描述用于写入检测的电流及电压比较器的使用。

如上文所解释，当开关204耦合到节点208时，电路200经配置以将编程电压施加于存储器单元202。为了进一步说明当开关204耦合到节点208时电路200的操作，参考图3a。关于图2的实施例，用相同的参考数字来指定图3a的实施例中的相同元件以便于理解。在图3a中，开关204耦合到节点208，这致使节点302处的电压等于vref电压206。因为存储器单元202的第一端子耦合到节点302，所以vref编程电压206在此条件下施加于存储器单元202。因为vref编程电压206大于对存储器单元202进行编程所需要的阈值电压，所以存储器单元202的电阻基于vref电压206的施加而从第一电阻状态变为第二电阻状态。在实例中，vref电压206是dc恒定电压。存储器单元202在图3a的实例中标记为“em”，标示其包括一种类型的“新兴存储器”(例如，rram、mram、pcram等)。

为了说明存储器单元202的电阻基于vref编程电压206的施加而从第一电阻状态变为第二电阻状态，参考图3b。此图包含存储器单元202的电阻(在图3b中标记为“emres”)的曲线图。图3b中描绘的曲线图的x轴表示时间。首先，在图3b的实例中，存储器单元202具有为低电阻状态的第一电阻状态352。当将vref编程电压206施加于存储器单元202时，存储器单元202的电阻变为是高电阻状态的第二电阻状态354。上文参考图1b解释了当施加编程电压时电阻状态变化的原因。

由于存储器单元202的电阻在施加vref编程电压206时改变，在存储器单元202中流动的电流也改变。在存储器单元202中流动的电流是图3a中说明的iwrite电流304。在图3a及3b的实例中，将vref编程电压206施加于存储器单元202致使iwrite电流304降低。换句话来说，随着存储器单元202的电阻归因于将vref编程电压206施加于存储器单元202而增加，通过单元202的iwrite电流304相应地降低。图3b中说明了iwrite电流304的这种降低。

如上文参考图2所述，pmos晶体管216、218及电路的其它部分是以实施电流镜的方式连接。当开关204连接到节点208时，电流镜将在存储器单元202中流动的iwrite电流304从电路的左分支复制到电路的右分支。如图中说明，右分支经配置以用作电流比较器306。电流比较器306经配置以(i)比较在存储器单元202中流动的iwrite电流304与iref电流212，且(ii)基于比较产生输出226。输出226指示是否已对存储器单元202进行编程。在实例中，电路经配置以基于电流比较器306的输出226终止将vref编程电压206施加于存储器单元202。

为了实施电流比较器306，电路包含反相器224。当iwrite电流304大于iref电流212时，反相器224产生为低的输出226(例如。逻辑电平低输出)。当iwrite电流304小于iref电流212时，反相器224产生为高的输出226(例如，逻辑电平高输出)。图3b中说明了反相器224的输出226的此行为(标记“wd_i”)，其示出了wd_i输出226仅在iwrite电流304小于iref电流212之后变高。在此实例中，反相器224的输出226指示已对存储器单元202进行编程且应终止将vref编程电压206施加于存储器单元202。

根据上述图3a及3b的描述，应了解，当开关204连接到节点208时，(i)使用恒定vref电压206对存储器单元202进行写入，且(ii)基于iwrite电流304与iref电流212的比较检测对存储器单元202的写入。图3a及3b的实例可被理解为实施“复位”写入操作，其中复位操作致使存储器单元202的电阻基于vref编程电压206的施加而从低电阻状态352变为高电阻状态354。

应注意，将vref编程电压206施加于存储器单元202还可用于实施“设置”写入操作。设置操作致使存储器单元202的电阻从高电阻状态354变为低电阻状态352。在设置操作中，当存储器单元202的电阻在高电阻状态354中时，iwrite电流304具有相对较低值。将vref编程电压206施加于存储器单元202致使存储器单元202的电阻变为低电阻状态352。iwrite电流304相应地增加。当iwrite电流304超过iref电流212时，反相器224的wd_i输出226从高值(例如，逻辑电平高值)变为低值(例如，逻辑电平低值)，指示设置操作完成且应终止将vref编程电压206施加于存储器单元202。应注意，iref电流212的值基于是否实施复位或设置操作而改变。在图3a的实例中，当实施设置操作时将iref电流212设置为较高值(即，以检测iwrite电流304从低值变为高值)，且当实施复位操作时将iref电流212设置为较低值(即，以检测iwrite电流304从高值变为低值)。

如上文所解释，当开关204耦合到节点210时，电路200经配置以将编程电流施加于存储器单元202。为了进一步说明当开关204耦合到节点210时电路200的操作，参考图4a。关于图2的实施例，用相同的参考数字来指定图4a的实施例中的相同元件以便于理解。如图4a中所示，当开关204耦合到节点210时，将iref电流212从右分支复制到左分支。将iref电流212复制到左分支致使iref电流212作为编程电流施加于存储器单元202。因为iref电流212大于对存储器单元202进行编程所需要的阈值电流，所以存储器单元202的电阻基于iref电流212的施加而从第一电阻状态变为第二电阻状态。在实例中，iref电流212是恒定电流。

为了说明存储器单元202的电阻基于iref编程电流212的施加而从第一电阻状态变为第二电阻状态，参考图4b。此图包含存储器单元202的电阻(在图4b中标记为“emres”)的曲线图。图4b中描绘的曲线图的x轴表示时间。首先，在图4b的实例中，存储器单元202具有为低电阻状态的第一电阻状态452。当将iref编程电流212施加于存储器单元202时，存储器单元202的电阻变为是高电阻状态的第二电阻状态454。上文参考图1c解释了当施加编程电流时电阻状态变化的原因。

由于存储器单元202的电阻在施加iref编程电流212时改变，施加于存储器单元202的电压也改变。施加于存储器单元202的电压是图4a中说明的vwrite电压404。在图4a及4b的实例中，将iref编程电流212施加于存储器单元202致使vwrite电压404增加。换句话来说，随着存储器单元202的电阻归因于将iref编程电流212施加于存储器单元202而增加，施加于单元202的vwrite电压404相应地增加。图4b中说明了vwrite电压404的这种增加。

如图4a中说明，电路的左分支包含电压比较器220。电压比较器220经配置以(i)比较施加于存储器单元202的vwrite电压404与vdet电压222，且(ii)基于比较产生输出230(标记“wd_v”)。输出230指示是否已对存储器单元202进行编程。在实例中，所述电路经配置以基于电压比较器220的输出230而终止将iref编程电流212施加于存储器单元202。如图中所示，电压比较器220具有经配置以接收vdet电压222的第一输入及连接到存储器单元202的第一端子的第二输入。当vwrite电压404小于vdet电压222时，电压比较器220产生为低的输出230(例如。逻辑电平低输出)。当vwrite电压404大于vdet电压222时，电压比较器220的输出230为高(例如，逻辑电平高值)。图4b中说明了电压比较器220的输出230的此行为，其示出了wd_v输出230仅在vwrite电压404大于vdet电压222之后变高。在此实例中，电压比较器220的输出230指示已对存储器单元202进行编程且应终止将iref编程电流212施加于存储器单元202。

根据对图4a及4b的描述，应了解，当开关204连接到节点210时，(i)使用恒定iref电流212对存储器单元202进行写入，且(ii)基于vwrite电压404与vdet电压222的比较检测对存储器单元202的写入。图4a及4b的实例可被理解为实施“复位”写入操作，其中复位操作致使存储器单元202的电阻基于iref编程电流212的施加而从低电阻状态452变为高电阻状态454。

应了解，将iref编程电流212施加于存储器单元202还可用于实施“设置”写入操作。设置操作致使存储器单元202的电阻从高电阻状态454变为低电阻状态452。在设置操作中，当存储器单元202的电阻处于高电阻状态454中时，vwrite电压404具有相对较高值。将iref编程电流212施加于存储器单元202致使存储器单元202的电阻变为低电阻状态452。vwrite电压404相应地降低。当vwrite电压404小于vdet电压222时，比较器220的wd_v输出230从高值(例如，逻辑电平高值)变为低值(例如，逻辑电平低值)，从而指示设置操作完成，且应终止将iref编程电流212施加于存储器单元202。应注意，vdet电压222的值基于是正实施复位还是设置操作而改变。在图4a的实例中，当实施设置操作时将vdet电压222设置为较低值(即，以检测vwrite电压404从高值变为低值)，且当实施复位操作时将vdet电压222设置为较高值(即，以检测vwrite电压404从低值变为高值)。

使用电压驱动模式及电流驱动模式两者对存储器单元202进行编程的能力提供了用于写入存储器单元202的灵活方案。例如，使用本文所述的方法，可使用电压驱动模式执行“复位”写入操作，且可使用电流驱动模式执行“设置”写入操作，且反之亦然。此外，本文所述的方法实现了电压及电流驱动模式的比较及研究。

用于写入具有本文所述的电阻式开关元件的存储器单元的灵活方案进一步使得能够使用电压驱动模式及电流驱动模式的组合来执行设置及复位操作。图5说明根据一些实施例的使用电压驱动模式及电流驱动模式两者来执行设置操作的算法500。在此图中，在502处，如上文参考图3a描述那样将恒定电压施加于存储器单元。在504处，如上文参考图3a描述那样，电流比较器比较流过存储器单元的电流(iwrite)与参考电流(iref)。如图5中说明，当iwrite小于iref时施加恒定电压。当iwrite大于iref时，终止将恒定电压施加于存储器单元，从而结束设置操作的电压驱动部分。

在图5的算法500中的这个时刻，设置操作的电流驱动部分开始。在506处，如上文参考图4a描述那样将恒定电流施加于存储器单元。在508处，如上文参考图4a描述那样，电压比较器比较施加于存储器单元的电压(vwrite)与参考电压(vdet)。如图5中说明，当vwrite大于vdet时施加恒定电流。当vwrite小于vdet时，终止将恒定电流施加于存储器单元，从而在510处完成设置操作。在其它实例中，用于执行设置操作开始阶段的算法首先利用电流驱动模式且接着利用电压驱动模式。

图6说明根据一些实施例的使用电压驱动模式及电流驱动模式两者来执行复位操作的算法600。在此图中，在602处，如上文参考图4a描述那样将恒定电流施加于存储器单元。在604处，如上文参考图4a描述那样，电压比较器比较施加于存储器单元的电压(vwrite)与参考电压(vdet)。如图6中说明，当vwrite小于vdet时施加恒定电流。当vwrite大于vdet时，终止将恒定电流施加于存储器单元，从而结束复位操作的电流驱动部分。

在图6的算法600中的这个时刻，复位操作的电压驱动部分开始。在606处，如上文参考图3a描述那样将恒定电压施加于存储器单元。在608处，如上文参考图3a描述那样，电流比较器比较流过存储器单元的电流(iwrite)与参考电流(iref)。如图6中说明，当iwrite大于iref时施加电压电流。当iwrite小于iref时，终止将恒定电压施加于存储器单元，从而在610处完成复位操作。在其它实例中，用于执行复位操作开始阶段的算法首先利用电压驱动模式且接着利用电流驱动模式。

图7是说明根据一些实施例的对具有可编程电阻的存储器单元执行“设置”编程操作的实例方法的流程图。在702处，使用耦合到存储器单元的电路将编程电压施加于存储器单元。所述电路包含开关且经配置以当开关处于第一状态中时将编程电压施加于存储器单元。在704处，当开关处于第一状态中时比较在存储器单元中流动的电流与参考电流，且基于比较产生第一输出。第一输出指示在存储器单元中流动的电流是否超过参考电流。在706处，基于第一输出指示在存储器单元中流动的电流超过参考电流而终止将编程电压施加于存储器单元。在708处，使用所述电路将编程电流施加于存储器单元。所述电路经配置以当开关处于第二状态中时将编程电流施加于存储器单元。在710处，当开关处于第二状态中时比较施加于存储器单元的电压与参考电压，且基于比较产生第二输出。第二输出指示施加于存储器单元的电压是否小于参考电压。在712处，基于第二输出指示施加于存储器单元的电压小于参考电压而终止将编程电流施加于存储器单元。

图8是说明根据一些实施例的对具有可编程电阻的存储器单元执行“复位”编程操作的实例方法的流程图。在802处，使用耦合到存储器单元的电路将编程电流施加于存储器单元。所述电路包含开关且经配置以当开关处于第一状态中时将编程电流施加于存储器单元。在804处，当开关处于第一状态中时比较施加于存储器单元的电压与参考电压，且基于比较产生第一输出。第一输出指示施加于存储器单元的电压是否超过参考电压。在806处，基于第一输出指示施加于存储器单元的电压超过参考电压而终止将编程电流施加于存储器单元。在808处，使用所述电路将编程电压施加于存储器单元。所述电路经配置以当开关处于第二状态中时将编程电压施加于存储器单元。在810处，当开关处于第二状态中时比较在存储器单元中流动的电流与参考电流，且基于比较产生第二输出。第二输出指示在存储器单元中流动的电流是否小于参考电流。在812处，基于第二输出指示在存储器单元中流动的电流小于参考电流而终止将编程电压施加于存储器单元。

本发明涉及用于对具有可编程电阻的存储器单元(例如，rram、mram、pcram存储器单元等)进行编程的系统及方法。如上所述，本文所述的系统及方法使得能够使用电压驱动方法及电流驱动方法两者来对存储器单元进行编程，而非利用对存储器单元进行编程的单一方法(例如，电压驱动方法或电流驱动方法)。本文所述的方法因此提供了用于对存储器单元进行编程的灵活写入方案，所述方案在常规系统及方法中是无法实现的。

本发明涉及一种用于对具有可编程电阻的存储器单元进行编程的电路。所述电路的实施例包含开关。所述电路经配置以当开关处于第一状态中时将编程电压施加于存储器单元。所述电路经配置以当开关处于第二状态中时将编程电流施加于存储器单元。存储器单元的电阻基于将编程电压或编程电流施加于存储器单元而从第一电阻状态变为第二电阻状态。

在另一实施例中，电路包括包含电阻式开关元件的存储器单元，所述电阻式开关元件具有可编程电阻。耦合到存储器单元的电路包含开关。所述电路经配置以当开关处于第一状态中时将电压施加于存储器单元，且所述电路经配置以当开关处于第二状态中时将电流施加于存储器单元。电阻式开关元件的电阻基于将电压或电流施加于存储器单元而从第一电阻状态变为第二电阻状态。

在另一实施例中，在对具有可编程电阻的存储器单元进行编程的方法中，使用耦合到存储器单元的电路将编程电压施加于存储器单元。所述电路包含开关且经配置以当开关处于第一状态中时将编程电压施加于存储器单元。当开关处于第一状态中时比较在存储器单元中流动的电流与参考电流，且基于比较产生第一输出。第一输出指示在存储器单元中流动的电流是否超过参考电流。基于第一输出指示在存储器单元中流动的电流超过参考电流而终止将编程电压施加于存储器单元。使用所述电路将编程电流施加于存储器单元。所述电路经配置以当开关处于第二状态中时将编程电流施加于存储器单元。当开关处于第二状态中时比较施加于存储器单元的电压与参考电压，且基于比较产生第二输出。第二输出指示施加于存储器单元的电压是否小于参考电压。基于第二输出指示施加于存储器单元的电压小于参考电压而终止将编程电流施加于存储器单元。

前文概述了若干实施例的特征使得所属领域的技术人员可更好地理解本发明的方面。所属领域的技术人员应了解，他们可容易地使用本发明作为用于设计或修改用于实行相同目的及/或实现本文介绍的实施例的相同优点的其它过程及结构的基础。所属领域技的术人员还认识到，此类等效结构并未脱离本发明的精神及范围，且他们可在不脱离本发明的精神及范围的情况下在本文中做出各种改变、替代及更改。