本发明涉及一种信息存储技术，进一步涉及一种信息存储介质，还涉及一种信息存储装置，以及信息存储方法。
背景技术：
目前传统的信息存储技术主要包括：光存储技术和磁存储技术。传统存储技术的主要缺点在：写信息过程和读信息过程比较繁琐；结构复杂，所用材料成本比较高；读取信息的读取探头需要供电；存在存储密度极限，单个比特尺寸下降到一定值以后读取信息失真，存储密度不能再提高。
技术实现要素：
(一)要解决的技术问题
有鉴于此，本发明的目的在于提供一种信息存储介质，信息存储装置和存储方法，以解决以上所述的至少一项技术问题。
(二)技术方案
根据本发明的一方面，提供一种信息存储装置，包括
信息存储部件，包括：基底；至少一个导电图案，分布于所述基底上；第一电极，各所述导电图案电性连接至所述第一电极；
第二电极，具有一底端，该底端包覆有第一起电性膜；
所述第二电极配置为经驱动使所述第二电极的底端在所述基底上方移动，移动时当第二电极经过所述导电图案上方，所述第一电极和第二电极间形成电势差；或者是
所述基底配置为经驱动在第二电极的底端下方移动，移动时当导电图案经过所述第二电极下方，所述第一电极和第二电极间形成电势差。
根据本发明的另一方面，提供一种信息存储装置，包括：
信息存储部件，包括：基底；至少一个导电图案，分布于所述基底上；第二起电性膜，覆盖在所述导电图案上；
第一电极，各所述导电图案电性连接至所述第一电极；
第二电极，具有一底端；
所述第二电极配置为经驱动使所述第二电极的底端在所述基底上方移动，移动时当第二电极经过所述导电图案上方，所述第一电极和第二电极间形成电势差；或者是
所述基底配置为经驱动在第二电极的底端下方移动，移动时当导电图案经过所述第二电极下方，所述第一电极和第二电极间形成电势差。
根据本发明的再一方面，提供一种信息存储介质，包括：基底；至少一个导电图案，分布于所述基底上，所述导电图案的排布方式与待存储信息所编译形成的二进制码相对应；第二起电性膜，覆盖于所述导电图案上。
根据本发明的又一方面，提供一种信息读取装置，包括：第二电极，具有一底端，该底端包覆第一起电性膜；驱动装置，连接所述第二电极，配置为驱动所述第二电极的底端在上述所述信息存储介质上方移动，移动时当第二电极经过所述导电图案上方，所述第一电极和第二电极间形成电势差；或者是
驱动装置，用于连接至所述信息存储介质，配置为驱动所述信息存储介质在所述底端的下方移动，移动时当导电图案经过所述第二电极下方，所述第一电极和第二电极间形成电势差。
根据本发明的其它一方面，提供一种信息存储方法，包括：将待存储信息编译为二进制码；在一基底上覆盖至少一个导电图案，所述导电图案在基底上的排布方式与所述二进制码相对应，导电图案所在位置对应所述二进制码的“1”，导电图案之间的未被导电图案覆盖的位置对应所述二进制码的“0”信息存储部件；提供一第一电极，使各所述导电图案电性连接至该第一电极。
(三)有益效果
通过上述技术方案，可知本发明的信息存储介质、装置和存储方法的有益效果在于：
(1)本发明的信息存储方法简单，采用简单的沉积方式制备与待存储信息对应的金属图案；
(2)本发明存储介质和存储装置的材料来源简单，成本较低，结构简单，生产工艺简单；
(3)存储信息读取时，不需要对存储介质或者存储装置中的信息存储部件供电，存储极限更优于现有的光存储和磁存储方式。
附图说明
图1是本发明一实施例的信息存储装置示意图。
图2是本发明一实施例的导电图案在基底上的分布方式。
图3是本发明另一实施例的导电图案在基底上的分布方式。
图4是本发明一实施例的第二电极与基底移动方式。
图5是本发明另一实施例的第二电极与基底移动方式。
图6是本发明一实施例的连接信号处理和显示电路的示意图。
图7是图6中显示电路显示的一信号图。
图8是本发明另一实施例的信息存储装置示意图。
图9是本发明一实施例的信息存储介质的示意图。
图10是本发明一实施例的信息存储方法示意流程图。
图11是采用COMSO1理论模拟结果示意图。
图12A和图12B分别是示例性存储介质和读取结果示意图。
附图标记说明：
100，200 信息存储装置
101，201 信息存储部件
1011，2011，3011 基底
1012，2012，3012 导电图案
1013，2013，3013 导线
2014，3014 第二起电性膜
102，202 第一电极
103，203 第二电极
1031 第一起电性膜
301 信息存储介质
具体实施方式
根据本发明的基本构思，本发明提供在一基底材料上制作导电图案而写信息，通过读取探头在导电图案上移动(滑动摩擦或者在导电图案近邻的上方移动)而读取信息，提出了一种创新的存储和读取信息的方式。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
在此说明所附的附图简化过且做为例示用。附图中所示的组件数量、形状及尺寸可依据实际情况而进行修改，且组件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。本发明中所述的上方为相对概念，为一物体部分或全部位于另一物体相对的垂直方向上。例如，第二电极经过所述导电图案上方是指第二电极部分或者全部位于导电图案上方，经过过程中，第二电极与所述导电图案接触或者不接触。
图1是本发明一实施例的信息存储装置示意图。
信息存储装置100包括信息存储部件101。信息存储部件101是用于写入信息的部件，其所写入的信息可以是永久的不会丢失的，具体的可以是一硬盘或者存储服务器，本发明并不以此为限。此处的信息可以是信息所对应预先编译的ASCII码，并且是ASCII码对应的二进制码。
图1所示，信息存储部件101包括有一基底1011。此处存储部件101也可以包括多个基底1011，例如硬盘上包括多个作为基底的盘片，所述基底呈阵列式排列在信息存储部件101中。基底1011优选选择采用非导电材料，举例来说可以为塑料或者玻璃，后期在其上可以制作导电图案和起电性膜。
其中，基底1011上覆盖有至少一个导电图案1012，该导电图案1012分布在所述基底1011上。导电图案可以为金属图案，图案可以为任意形状的二维图案，例如矩形、方形、圆形、梯形、多边形、扇环形或者不规则图形，优选的导电图案为方形。导电图案1012可通过气相沉积的方式一次性沉积在所述基底1011上，之后将对导电图案1012的制备工艺进行 介绍。当然，导电图案1012也可以位于基底1011的两侧，即基底1011的正反两侧都存储有信息。
图2是本发明一实施例的导电图案在基底上的分布方式。导电图案1012在基底1011上的排布方式体现了所存储的信息，例如存储信息被编译为对应的ASCII码，ASCII码对应有相应的二进制码，基底1011上导电图案1012的排布方式反应相应的二进制码，导电图案1012所在位置对应所述二进制码的“1”，导电图案1012之间的未被导电图案覆盖的位置对应所述二进制码的“0”信息存储部件该信息存储装置100为用于存储信息的装置。
例如图2所示，在每行中，导电图案自身的宽度，以及各导电图案之间的距离均为一设定长度的整数倍，该设定长度对应信息读取的一个位，根据存储密度的不同，相应的设定长度也存在差别。例如，第一行中，从左往右读取时，根据导电图案的排布方式可供读取的二进制码为“0110101”。
图3是本发明另一实施例的导电图案在基底上的分布方式。不同之处在于基底1011为圆盘形状，其预先被分为多个同心圆环，每个圆环再按照同等弧度分为多个扇圆环，每个小扇圆环对应信息读取的一个位。例如，最外侧的圆环中，从星号标记处逆时针读取时，根据导电图案的排布方式可供读取的二进制码为“1101000”。
图1所示，信息存储装置100还包括第一电极102，各导电图案1012电性连接至所述第一电极102。导电图案可通过排布于基底1011上的导线1013共同连接至第一电极102上。导线1013可以镀覆于基底1011的表面上。第一电极102在信息读取时作为电信号传导的一端。
图1所示，信息存储装置100还包括第二电极103，该第二电极103具有一底端，该底端包覆第一起电性膜1031。当第二电极103移动至导电图案1012上方时，第一起电性膜1031与导电图案之间具有电极序差异，能够摩擦起电，使所述第一电极和第二电极间形成电势差。
第一起电性膜1031可以通过刷涂、化学镀或者电镀方式包覆在第二电极103的底端，其材料为能够通过滑动或者感应起电的材料，可选的为PTFE(聚四氟乙烯)、FEP(氟化乙烯丙烯共聚物)、Kapton(聚酰亚胺)、 PET(聚对苯二甲酸乙二醇酯)或PDMS强或者弱负性起电性材料，进一步优选的为强负性起电性材，最进一步优选的为PTFE、FEP或Kapton起电材料。第一起电性膜1031的厚度优选为500nm以下，进一步优选的厚度为300nm以下。包覆第一起电性膜1031的底端图案面应该小于导电图案面，使进行后续移动时，所述底端在基底1011的投影能够完全位于所述导电图案1012内部。
可选的，在所述基底1011上覆盖有第二起电性膜(图中未示出)，所述第二起电性膜覆盖于所述导电图案1012上。第二起电性膜的制备方式、所选材料以及厚度，可以参照第一起电性膜1031进行设定。应当说明的是，当同时具有第一起电性膜和第二起电性膜时，两种膜的材料不同，以使两种材料之间具有电极序差异。
信息存储装置100还可包括一驱动装置(图中未示出)。该驱动装置可以驱动第二电极103移动，或者驱动基底1011移动，或者具有两个驱动装置，分别驱动第二电极103和基底1011，目的在于实现第二电极103在基底1011上的相对移动，从而使第二电极103能够在基底上1011遍历所述导电图案1012(应当强调的是，当基底1011为双面设置导电图案1012时，在读取基底1011反面的数据时，整体装置可以看做是实现翻转，基底1011相对来说仍然位于第二电极103底端的下方)。所述第二电极103的底端在移动时可以接触或者非接触基底1011。
本发明实施例的驱动装置可以是一步进电机或者旋转电机，优选的能够实线所述基底1011的匀速转动或者驱动所述第二电极103匀速移动。
图4是本发明一实施例的第二电极与基底移动方式。该移动方式为平移，参见图4所示，所述基底1011可以为矩形片，其上被划分成行列式排布的多个方格(为简单说明，图中仅显示其中一行)，其中每一方格对应以上所述的设定长度，代表二进制码中的一位，所述移动方式为逐行移动。
图5是本发明另一实施例的第二电极与基底移动方式。该移动方式为旋转移动，参见图5所示，所述基底1011可以为圆盘，其上被划分成其上在径向上被划分为多个同心圆环，每个圆环划分为多个扇环形格，第二电极103在同一圆环的移动完成后递进至邻近圆环。
通过移动读取信息的原理在于：第二电极103沿着预定轨迹移动(图4所示为逐行平移，图5为沿着圆环方向移动)，每位于金属图案1012上方(接触或者将近接触)，就会在第一电极和第二电极之间产生高电平信号，其它电极A和B之间产生低电平信号，高低电平信号的宽度取决于导电图案的长度，是一最小时间单位(一个二进制位所对应的导电图案长度与探头滑动读取速度的商)的整数倍。
图6是本发明一实施例的连接信号处理和信息显示电路的示意图。上述移动的过程中实际实现了存储信息的读取，读取的电位信息可通过一信号处理电路和信号显示电路获知。图6中所示，第一电极102和第二电极103之间连接至处理电路，处理电路后端再连接至信息显示电路，当进行读取时，则会形成相应的信号。信号处理电路和信息显示电路可以按照现有技术中处理电位信息的相应电路进行设置，本说明书并不以此为限。
图7是图6中显示电路显示的一信号图，相应的即能读出所存储的数据。
图8是本发明另一实施例的信息存储装置示意图。该信息存储装置的设置方式与以上所述的装置不同之处仅在于，本实施例的信息存储装置200需要具有第二起电性膜，而对于第一起电性膜203为可选设置(即可设置也可不设置)。
该实施例的一种信息存储装置200包括：信息存储部件201、第一电极202、第二电极203和驱动装置。其中，信息存储部件包括基底2011、导电图案2012和第二起电性膜2014，可选的包括导线2013。
该方案中，除了上述不同外，其它部分的设置方式参照上一实施例的方式布置，在此不予赘述。
该方案中信息存储装置200的设置方式同样能够实现信息的存储和读取，读取时，第二电极203沿着预定轨迹移动，每位于金属图案2012上方(接触或者将近接触)，就会在第一电极202和第二电极203之间产生高电平信号，第二电极位于基底2011其它地方时，第一电极202和第二电极203之间产生低电平信号。
图9是本发明一实施例的信息存储介质的示意图。该信息存储介质301可以为一存储信息的部件，具体可以为一U盘。
该信息存储介质包括基底3011、导电图案3012(可选的包括连接各导电图案的导线3013)以及第二起电性膜3014。其中导电图案3012分布于基底3011上；第二起电性膜3014位于基底3011和导电图案3012之间；或者位于所述导电图案3012上。
可选的，还可以包括一第一电极(图中未示出)。
上述基底3011、导电图案3012、导线3013以及第一电极可以参照图1所示实施例相应部分进行设置，第二起电性膜3014可以参照图1所示实施例或者参照图8所示实施例的相应部分设置，在此不予赘述。
本发明实施例还提供一种信息读取装置，其与图9所示的信息存储介质相配套，用于读取图9所示的存储介质储存的信息。
该实施例的信息读取装置包括：第二电极，具有一底端，该底端包覆第一起电性膜；以及驱动装置，连接所述第二电极，配置为驱动所述第二电极的底端在图9所述信息存储介质上方移动，移动时当第二电极经过所述导电图案上方，所述第一电极和第二电极间形成电势差；或者是驱动装置，用于连接至所述信息存储介质，配置为驱动所述信息存储介质在所述底端的下方移动，移动时当导电图案经过所述第二电极下方，所述第一电极和第二电极间形成电势差。
相似的，信息读取装置中的第二电极、第一起电性膜以及驱动装置可以参照图1或者图8所述实施例的相应部分予以设置，在此不予赘述。
另外，该信息读取装置还可以包括一电源，与驱动装置电性连接，以给驱动装置提供电能。
本发明实施例还提供一种信息存储方法，包括步骤：
S1：将待存储信息编译为二进制码；
S2：在一基底上覆盖至少一个导电图案，所述导电图案在基底上的排布方式与所述二进制码相对应，导电图案所在位置对应所述二进制码的 “1”，导电图案之间的未被导电图案覆盖的位置对应所述二进制码的“0”信息存储部件；
S3：提供一第二电极，使各所述导电图案电性连接至该第二电极。
步骤S1中的编译过程可实现通过编译软件在信息处理终端上进行，可以首先将待存储的信息编译为ASCII码，再获取ASCII码对应的二进制码。
步骤S2中，基底可以为不导电材料，例如塑料或者玻璃，优选的能够与后续的导电图案结合性好的材料。将基底机械加工为所需的形状，然后在基底上布置导电图案，导电图案的布置方式在上述实施例中已经说明，在此不予赘述。对于导电图案的布置方式，可以在基底上覆盖掩模板，然后通过化学气相沉积或者物理气相沉积方式，在掩模板未覆盖的地方沉积上金属图案，优选的采用物理气相沉积，进一步优选的采用溅射沉积或者蒸镀方式覆盖于基底上。
可选的，在布置导电图案之前或者之后，可以在基底上覆盖一层第二起电性材料，第二起电性材料的相应材料、工艺在上述实施例已有介绍。
步骤S3中，第二电极可以通过镀覆在基底上的导线连接各导电图案。
实验部分：
图11是采用COMSO1(一款多物理场仿真软件)理论模拟结果，表示单个二进制位(bit)是由系统噪音和读取探头起电膜厚度决定的。理论上的存储极限与两个因素有关：(1)读取信息电路系统的系统噪音。(2)导电方形图案的尺寸小到一定程度后由于摩擦起电的边界效应摩擦信号会失真。结果显示，当系统噪音为0.1mV时，第一起电膜厚度下降到500nm时，bit最小尺寸下降到500nm(已经接近蓝光光盘存储密度)，当系统噪音降低或者起电性膜厚度降低，bit极限尺寸会更小。因此，COMSOL模拟的结果说明摩擦存储密度优于光存储和磁存储极限。
图12A和图12B是具体实验数据，图12A是示例性存储介质示意图，在PTFE上刻了3个铜的导电方形图案，二进制1所对应的最小方形图案在中间，长度为1mm(也就是上述的设定长度)。第二电极在基底上滑动 采集到的数据如图12B所示，如果滑动最小方形图案所对应的时间是T，那么三个高电平所对应的时间分别是2T、T、3T，夹杂其间两个低电平所对应的时间均是T。图12B表示的二进制数是11010111，其补码是00101000，补码所对应的ASCII码字符是“(”，可见此技术能完整的存信息和读信息。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。