用于监控关联电子开关的电路和方法与流程

本公开涉及关联电子开关(CES)。

背景技术：

非易失性存储器是这样的一种存储器，其中，存储单元或元件在供给该器件的电源被移除后不会丢失其状态。例如，由可以在两个方向磁化的铁氧体环制成的最早的计算机存储器是非易失性的。当前的非易失性存储器分为只读存储器(ROM)和随机存取存储器(RAM)两类。

技术实现要素：

本文给出的本公开的各种实施例和示例被理解为对于本公开的说明性而不是限制性的含义，并且不限制本公开的范围。

根据一个实施例，提供了一种装置。该装置包括关联电子开关(CES)元件。该装置还包括控制电路。控制电路可以被配置为改变提供给CES元件的控制信号，以确定CES元件的阻抗状态。该装置还包括输出电路。输出电路可以被配置为提供取决于CES元件的所确定的阻抗状态的输出信号。

根据另一实施例，提供了一种方法。该方法包括向CES元件提供控制信号。该方法还包括监控输出节点处的输出信号(例如，输出电压)并基于输出信号确定CES元件的阻抗状态。

根据又一实施例，提供了一种存储元件。该存储元件可以包括多个CES元件和电路。该电路可以被配置为有选择地耦合到多个CES元件中的第一CES元件。该电路可以包括控制电路和输出电路。控制电路可以被配置为改变提供给CES元件的控制信号，以确定第一CES元件的状态。输出电路可以被配置为提供取决于第一CES元件的所确定的状态的输出信号。

在所附的独立权利要求和从属权利要求中给出了本公开的进一步的特定和优选实施例。从属权利要求的特征可以在合适的情况下与独立权利要求的特征相结合，且可以通过与权利要求中明确给出的结合方式不同的方式结合。

附图说明

在附图中，通过示例示意性地示出了这些技术，其中：

图1a示出了CES的等效电路；

图1b示出了CES的真值表；

图2示出了用于监控CES元件的示例电路的概况；

图3示出了用于监控CES元件的示例电路；

图4示出了用于识别CES元件的阻抗状态的方法；

图5示出了用于测量通过CES元件的读取电流的示例方法；以及

图6示出了包括一个或多个CES元件的示例存储元件。

具体实施方式

本公开的特定实施例利用了关联电子材料(CEM)来形成关联电子开关(CES)。在这种背景下，CES可以展现出由电子关联而不是固态结构相变(例如，相变存储器(PCM)器件中的结晶/非晶物质或电阻性RAM器件中的丝状体形成和传导)导致的导电/绝缘状态的突变。在一个实施例中，与熔化/凝固或丝状成形不同的是，CES中的导体/绝缘体的突变可以响应于量子力学现象。

从高电阻/电容到低电阻/电容的过渡可以由器件的广义阻抗表示。图1a示出了示例可变阻抗器器件(例如，可变阻抗器器件102)的等效电路的示意图。如上所述，可变阻抗器器件可以包括可变阻抗和可变电容两种特性。例如，在一个实施例中，可变阻抗器器件的等效电路可以包括与可变电容器(例如，可变电容器105)并联的可变电阻器(例如，可变电阻器104)。当然，尽管图1a中将可变电阻器104和可变电容器105描绘为包括分立组件，但是可变阻抗器器件(例如，可变阻抗器器件102)可以包括基本同类的CEM(例如，CEM 102)，其中CEM包括可变电阻和可变电容的特性。图1b示出了示例可变阻抗器器件(例如，可变阻抗器器件102)的示例真值表。

在本公开的实施例的特定实施方式中，阻变集成电路存储器可以包括：阻变存储单元，包括CES器件；写入电路，用于基于提供给存储器器件的信号而将阻变存储单元置于第一阻抗状态或第二阻抗状态，其中，CES的阻抗在第二阻抗状态中比在第一阻抗状态中高；以及读取电路，用于感测存储单元的状态并提供对应于存储单元的感测状态的电子信号。在一个实施例中，CES在第二存储单元状态中的阻抗可以比在第二存储单元状态中的阻抗大100倍。

在特定实施例中，CES器件可以被形成为“CES随机存取存储器(CES)”器件。在这种背景下，CES器件包括可以至少部分地基于至少一部分材料在导电状态和绝缘状态之间的过渡而在多个预定的可检测存储器状态之间进行过渡的材料。在这种背景下，“存储器状态”是指存储器器件的指示例如，数值、符号、参数、或条件的可检测状态。在一种特定实施方式中，如下所述，可以至少部分地基于在读取操作中在存储器器件的端子上检测到的信号来检测存储器器件的存储器状态。在另一特定实施方式中，如下所述，可以通过在“写入操作”中跨存储器器件的端子施加一个或多个信号将存储器器件置于特定存储器状态，来表示或存储特定的数值、符号、或参数。

可以使用一些实施例来读取存储在CES器件中的数据值。可以使用各种方法将数据写入CES器件，其中，这些方法的示例可以在共同所有的美国专利申请No.14/826064(针对关联电子开关的可编程电压)和/或共同所有的美国专利申请No.14/826091(针对关联电子开关的可编程电流)中描述，这两个美国专利申请通过引用结合于此。

图2示出了用于监控CES元件202的示例电路200的概况。电路200可以包括耦合到CES元件202的控制电路204。控制电路204可以改变到CES元件202的控制信号，以确定CES元件202的阻抗状态。在一个示例中，控制信号可以是提供给CES元件202的参考电流或参考电压。CES元件202还耦合到输出电路206。输出电路206生成取决于CES元件202的所确定的阻抗状态的输出信号。阻抗状态可以包括电阻状态、电容状态、或它们的组合。另外，输出信号还可以取决于与CES元件202相关联的读取信号。与CES元件202相关联的读取信号可以为读取电压或读取电流中的至少一者。在一个示例中，输出信号可以是输出电压。

图3示出了包括用于监控CES元件302的电路300的实施例。电路300包括功率源304、电流源306、以及电流镜308。功率源304可以是电源电压VDD。在一个示例中，VDD等于1.2V。电流源306提供作为输出的控制信号，该控制信号被CES元件302作为输入接收。在一些实施例中，控制信号可以是参考电流(IREF)。在一些实施例中，电流源306可以是被配置为对流入电路300的参考电流进行数字控制的电流输出数模转换器(DAC)。电流源306耦合到晶体管310。电流源306、电流镜308、以及晶体管310可以统称为控制电路。晶体管310在栅极输入端接收启动信号EN。当启动信号EN的值超过晶体管310的开关阈值和/或达到逻辑电平1时，晶体管310导通从而允许参考电流流过晶体管310。电流镜可以控制流过晶体管310的电流量，从而设置流过电流镜308的一侧的电流。

电流镜308包括具有晶体管312的输入分支和具有晶体管314的输出分支。晶体管312将参考电流镜像到节点2上，该参考电流进一步通过晶体管314被复制以提供通过输出节点(例如，节点3)的第一电流。第一电流基本等于参考电流。在一些实施例中，电路300可以包括一个或多个电流镜像阶段，以将参考电流镜像到输出节点。

电路300还包括晶体管316、318和反相器320、322。晶体管316、318和反相器320、322可以共同构成输出电路。晶体管316也在栅极输入端接收EN。晶体管316耦合到晶体管318，而晶体管318又耦合到CES元件302。晶体管318在晶体管318的栅极输入端接收模拟电压VCE。当EN处于VDD时，晶体管316导通并将VDD施加到节点4上。可以设计VCE使得跨晶体管318的电压压降将节点5处的电压限制到VDD-Vth，从而使得CES元件302不会在读取操作期间意外切换阻抗状态。节点5处的电压是CES元件的读取电压。在一些实施例中，可以将读取电压设置到大约0.4V到大约0.5V之间。取决于阻抗状态和读取电压，读取电流流过CES元件302(可互换地称为第二电流或CES电流ICES)。该读取电流流过节点3、晶体管316、318、以及CES元件302。因此，第一电流和第二电流流过节点3。因此，节点3处的电压取决于第一电流和第二电流。节点3处的电流传送通过两个反相器320和322，以输出输出电压。

由于第二电流取决于CES元件302的阻抗状态，且输出电压取决于第一电流和第二电流，因此输出电压可以指示CES元件302的阻抗状态。在一种实施方式，在一个示例中，当第一电流大于第二电流时，节点3被拉高到VDD，即，被拉高到1.2V。结果，输出电压也处于VDD(或处于逻辑电平1)。类似地，当第二电流大于第一电流时，节点3处的输出电压被拉低到GND。结果，输出电压也处于GND(或处于逻辑电平0)。可以这样设置参考电流，使得参考电流在CES元件302处于高阻抗状态时大于CES电流，并使得参考电流在CES元件302处于低阻抗状态时小于CES电流。因此，当输出电压处于逻辑电平1时，输出电压指示CES元件302处于高阻抗状态；当输出电压处于逻辑电平0时，输出电压指示CES元件302处于低阻抗状态。

在一个实施例中，另一晶体管(未示出)可以并联耦合到晶体管316。在一个示例中，该晶体管可以是负通道场效应晶体管(NFET)。在一个示例中，这样的配置可以提供读取CES元件302时所需要的电流密度。在一个示例中，一个或两个晶体管可以在读取CES元件302期间导通。

在一个示例中，CES元件的阻抗状态可以是电阻状态。电阻状态可以包括高电阻状态(或重置状态)和低电阻状态(或设置状态)。CES元件302的电阻值在低电阻状态中可以大约为100千欧，并且在高阻抗状态可以大约为10兆欧。另外，在一个示例中，对高阻抗状态中和低阻抗状态中的CES元件302进行编程所需的编程电压可以分别在0.6V左右和1.2V左右。类似地，当对高阻抗状态中的CES元件进行编程时，流过CES元件302的电流可以为大约100-200纳安；当对低阻抗状态中的CES元件进行编程时，流过CES元件302的电流可以为大约35-40微安。

图4示出了用于监控CES元件的示例方法400。方法400开始于步骤402，在步骤402向CES元件提供控制信号。在一个示例中，控制信号可以是参考电流。可以使用数模转换器(DAC)来数字控制参考电流。在步骤404，监控输出节点处的输出信号。例如，输出信号可以是输出节点上的输出电压。在步骤406，基于输出信号识别CES元件的阻抗状态。在一个示例中，阻抗状态可以包括电阻状态、电容状态、或者它们的组合。另外，阻抗状态可以包括高阻抗状态和低阻抗状态。参考该示例，在输出信号为输出电压的情况下，当输出电压处于逻辑电平1时，可以确定CES元件处于高阻抗状态；当输出电压处于逻辑电平0时，可以确定CES元件处于低阻抗状态。

在一个实施例中，可以提供输出节点和CES元件之间的电压压降(voltage drop)。在一个示例中，可以通过在输出节点和CES元件之间耦合晶体管来提供电压压降。在另一示例中，可以通过在输出节点和CES元件之间耦合二极管来提供电压降。可以配置电压降，使得CES元件上的电压小于CES元件的第一阈值电压。在一个示例中，第一阈值电压可以是CES元件的重置电压。

在另一实施例中，控制信号可以从第一值改变为第二值。基于控制信号的改变，可以检测输出信号从第一逻辑电平到第二逻辑电平的过渡。另外，可以基于输出信号的过渡确定CES元件的编程电流。

图5示出了用于测量读取电流并确定CES元件(例如，CES元件302)的阻抗状态的示例方法500。可以结合前面所述的电路300来使用该方法500。在步骤504，设置参考电流IREF。在步骤506，设置晶体管318的启动电压EN和模拟电压VCE。在一些实施例中，VCE的值可以是使得节点5处的电压低于CES元件302的重置电压的值。这可以降低存储在CES中的值在该值被读取时被弄乱的风险。一旦IREF的值被设置并晶体管310和316被开启，IREF流过节点1进入电流镜308，使得电流镜的晶体管312将IREF复制到节点2。所复制的电流随后流过晶体管314，从而生成第一电流。在一种实施方式中，第一电流基本等于IREF。如上所述，取决于CES元件302的阻抗状态的第二电流从CES元件302流入晶体管316和318进而流入节点3。

在步骤508，做出有关V3是否大于或等于阈值电压的判定。如果V3等于或超过阈值电压，则该方法进行到步骤510，该步骤指示CES处于第一阻抗状态。如果步骤508的判定结果是V3小于或等于阈值电压，则方法进行到步骤514。在步骤514，增大参考电压IREF的值。在步骤516，做出V3是否大于或等于阈值电压的判定。如果V3等于或超过阈值电压，则该方法进行到步骤518，该步骤指示CES处于第二阻抗状态。如果步骤516的判定结果是V3小于或等于阈值电压，则该方法返回步骤514。

在一些实施例中，第一阻抗状态可以是高阻抗状态，第二阻抗状态可以是低阻抗状态。在其他实施例中，第一阻抗状态可以是低阻抗状态，第二阻抗状态可以是高阻抗状态。

在一个示例实施例中，可以使用下面的值：在步骤504，可以将来自电流源306的参考电流IREF设置为大约1微安。在步骤506，可以将晶体管310和316的启动信号EN设置为大约1.2V。如上所述，CES元件302的重置电压可以在0.6V左右。为了避免CES元件302的意外重置，可以将节点5处的电压设置得低于0.6V(例如，设置为大约0.5V)。为此，可以将晶体管318的模拟电压VCE设置为大约0.8V。另外，可以通过以下方式来选择晶体管318，即跨晶体管318的阈值电压大约为0.3V，从而保持节点5处的电压大约为0.5V。在步骤508测量输出电压，并比较输出电压是否等于大约1.2V。在一种实施方式中，当第一电流大于第二电流时，节点3被拉高到VDD(即，1.2V)，因此输出电压大约为1.2V。由于第二电流大约为100-200纳安，所以当CES元件302处于高阻抗状态时，输出电压等于大约1.2V，在步骤510确定CES元件302的阻抗状态为高阻抗状态。该方法终止于步骤512。另一方面，如果输出电压不等于大约1.2V，则方法500进行到步骤514。在步骤514，将IREF增大确定的步长，例如，1微安。在步骤516，检查输出电压是否等于大约1.2V。如果在步骤516处的检查确定输出电压不等于大约1.2V，则方法500返回到步骤514，在步骤514进一步将IREF增大1微安。重复连续将IREF增大1微安的过程，直到第一电流变得大于第二电流并且节点3被拉高到1.2V为止。在步骤518确定CES元件处于低阻抗状态。另外，CES元件302的使得节点3(和输出电压)被拉到1.2V的IREF的值可以指示读取电流流过低阻抗状态中的CES元件302。

图6示出了根据本公开实施例的示例存储元件600。存储元件600可以包括多个CES元件。这些CES元件在图中表示为C1、C2、C3、…、Cn。存储元件600还可以包括用于监控多个CES元件中的一个或多个CES元件的电路602。电路602可以有选择地耦合到多个CES元件中的一个CES元件。在图6所示的示例中，元件C2连接到电路602，并且所有其他CES元件断开。电路602可以监控CES元件C2。然后，电路602可以耦合到多个CES元件中的另一个CES元件(例如，C3)以监控该另一个CES元件。电路602还可以包括控制电路602和输出电路604。控制电路602可以被配置为改变提供给连接到电路602的一个或多个CES元件的控制信号。在一个示例中，控制信号可以是参考电流。在一种实施方式中，控制信号可以被提供给一个或多个CES元件，以确定该一个或多个CES元件的阻抗状态。

电路602还可以包括输出电路606。输出电路606可以被配置为提供输出信号。输出信号可以基于一个或多个CES元件的所确定的阻抗状态。在一个示例中，输出信号可以是输出电压。可以测量输出信号，以识别一个或多个CES元件的阻抗状态。还可以使用输出信号来确定当前连接到电路602的一个或多个CES元件的编程电流。在一个示例中，可以使用电路300来实现电路602。

还可以使用本发明的实施例来监控与CES元件相关联的一个或多个参数。例如，可以使用前述电路元件确定CES元件的读裕度(read margin)。读裕度可以指示CES元件是否被写到最佳操作点。在最佳点操作的CES元件可以展现出更高的运算速度。另外，读裕度还可以确定在不影响CES元件的性能的条件下是否可以降低CES元件的读取电压。读取电压的降低可以对开发用于操作CES元件的低功率电路是有用的。另外，通过监控诸如，阻抗状态、编程电压、以及编程电流的参数，可以最小化不同CES元件的制程变异。

尽管这里参考附图详细描述了本发明的说明性实施例，但是将理解的是，本发明不限于这些精确实施例，并且在不偏离所附权利要求限定的发明范围的条件下，本领域技术人员可以想到各种修改和变形。