存储单元的制作方法

技术特征：

1.一种存储单元，其特征在于，包括：

耦合装置，包括：

第一端，用以接收控制线信号；及

第二端；

读取晶体管，包括：

第一端；

控制端，耦接于所述耦合装置的所述第二端；及第二端；

第一读取选择晶体管，包括：

第一端，耦接于所述读取晶体管的所述第二端；

控制端，用以接收字符线信号；及

第二端，用以接收位线信号；

第二读取选择晶体管，包括：

第一端，用以接收读取来源线信号；

控制端，用以接收读取选择栅极信号；及

第二端，耦接于所述读取晶体管的所述第一端；

抹除装置，包括：

第一端，用以接收抹除线信号；及

第二端，耦接于所述耦合装置的所述第二端；

写入晶体管，包括：

第一端；及

控制端，耦接于所述耦合装置的所述第二端；及写入选择晶体管，包括：

第一端，用以接收写入来源线信号；

控制端，用以接收写入选择栅极信号；及

第二端，耦接于所述写入晶体管的所述第一端。

2.如权利要求1所述的存储单元，其特征在于，所述写入晶体管还包括第二端，且所述第二端保持在浮接状态。

3.如权利要求1所述的存储单元，其特征在于，所述耦合装置形成于第一掺杂区(Doped Region)，且所述抹除装置形成于第二掺杂区。

4.如权利要求1所述的存储单元，其特征在于，所述读取晶体管、所述第一读取选择晶体管、所述第二读取选择晶体管、所述写入晶体管、及所述写入选择晶体管形成于第三掺杂区。

5.如权利要求1所述的存储单元，其特征在于，所述读取晶体管及所述写入晶体管是两浮动栅极晶体管(Floating Gate Transistors)，且所述耦合装置及所述抹除装置是两金属氧化半导体电容(Metal-Oxide-Semiconductor Capacitors)。

6.如权利要求1所述的存储单元，其特征在于，所述字符线信号、所述读取选择栅极信号、及所述写入选择栅极信号是在多晶硅层(Polycrystalline Layer)上的共节点产生。

7.如权利要求1所述的存储单元，其特征在于，在写入操作期间内，所述第一读取选择晶体管及所述第二读取选择晶体管是截止。

8.如权利要求7所述的存储单元，其特征在于，所述控制线信号是在第一电压，所述读取来源线信号是在第二电压，所述读取选择栅极信号是在所述第二电压，所述字符线信号是在所述第二电压，所述位线信号是在所述第二电压，所述抹除线信号是在所述第一电压，所述写入选择栅极信号是在所述第二电压，所述写入来源线信号是在接地电压，所述第一电压大于所述第二电压，且所述第二电压大于所述接地电压。

9.如权利要求1所述的存储单元，其特征在于，在写入禁止操作期间内，所述写入选择晶体管是截止。

10.如权利要求9所述的存储单元，其特征在于，所述控制线信号是在第一电压，所述读取来源线信号是在第二电压，所述读取选择栅极信号是在所述第二电压，所述字符线信号是在所述第二电压，所述位线信号是在所述第二电压，所述抹除线信号是在所述第一电压，所述写入选择栅极信号是在所述第二电压，所述写入来源线信号是在第二电压，且所述第一电压大于所述第二电压。

11.如权利要求1所述的存储单元，其特征在于，在读取操作期间内且所述存储单元被选择时，所述控制线信号是在第六电压，所述读取来源线信号是在接地电压，所述读取选择栅极信号是在第三电压，所述字符线信号是在所述第三电压，所述位线信号是在第四电压，所述抹除线信号是在所述第六电压，所述写入选择栅极信号是在所述第三电压，所述写入来源线信号是在所述接地电压，所述第三电压及所述第四电压大于所述接地电压，且所述第六电压大于或等于所述接地电压。

12.如权利要求1所述的存储单元，其特征在于，在读取操作期间内且所述存储单元未被选择时，所述控制线信号是在第六电压，所述读取来源线信号是在接地电压，所述读取选择栅极信号是在第三电压，所述字符线信号是在所述第三电压，所述位线信号是在第七电压或在浮接状态，所述抹除线信号是在所述第六电压，所述写入选择栅极信号是在所述第三电压，所述写入来源线信号是在所述接地电压，所述第三电压大于所述接地电压，所述第六电压大于或等于所述接地电压，且所述第七电压等于所述接地电压或在所述第三电压与所述接地电压间。

13.如权利要求1所述的存储单元，其特征在于，在抹除操作期间内，所述控制线信号是在接地电压，所述读取来源线信号是在所述接地电压，所述读取选择栅极信号是在第二电压，所述字符线信号是在所述第二电压，所述位线信号是在所述接地电压，所述抹除线信号是在第五电压，所述写入选择栅极信号是在所述第二电压，所述写入来源线信号是在所述接地电压，所述第五电压大于所述第二电压，且所述第二电压大于所述接地电压。

14.如权利要求13所述的存储单元，其特征在于，所述第一读取选择晶体管、所述第二读取选择晶体管、及所述写入选择晶体管是导通。

15.如权利要求1所述的存储单元，其特征在于，所述耦合装置的所述第二端耦接于共浮动栅极(Common Floating Gate)。

16.如权利要求15所述的存储单元，其特征在于，在写入操作期间内，所述耦合装置的所述第一端接收高电压，所述写入选择晶体管是导通，且电子会由所述写入晶体管注入至所述共浮动栅极。

17.如权利要求1所述的存储单元，其特征在于，所述读取晶体管的源极/漏极接面耦接于所述第一读取选择晶体管的源极/漏极接面或所述第二读取选择晶体管的源极/漏极接面。

18.如权利要求1所述的存储单元，其特征在于，所述抹除装置的所述第二端耦接于共浮动栅极(Common Floating Gate)。

19.如权利要求18所述的存储单元，其特征在于，在抹除操作期间内，所述抹除装置的所述第一端接收高电压，且电子会由所述共浮动栅极注入至所述抹除装置。

20.如权利要求1所述的存储单元，其特征在于，所述写入晶体管的源极/漏极接面耦接于所述写入选择晶体管的源极/漏极接面。

21.如权利要求1所述的存储单元，其特征在于，所述字符线信号、所述读取选择栅极信号、及所述写入选择栅极信号包括选择信息，所述控制线信号及所述抹除线信号包括状态控制信息，且所述位线信号、所述读取来源线信号、及所述写入来源线信号包括地址信息。

22.如权利要求1所述的存储单元，其特征在于，所述字符线信号是用字符线传递、所述读取选择栅极信号是用读取选择栅极线传递、所述写入选择栅极信号是用写入选择栅极线传递、所述控制线信号是用控制线传递、所述抹除线信号是用抹除线传递、所述读取来源线信号是用读取来源线传递，且所述字符线、所述读取选择栅极线、所述写入选择栅极线、所述控制线、所述抹除线、及所述读取来源线耦接于内存数组中同一列的多个存储单元，以形成分页单元。

23.如权利要求22所述的存储单元，其特征在于，当所述分页单元未被选择时，所述控制线信号、所述读取来源线信号、所述读取选择栅极信号、所述字符线信号、所述抹除线信号、及所述写入选择栅极信号是在接地电压。

24.如权利要求22所述的存储单元，其特征在于，还包括多个位线，用以传送多个位线信号，以及多个写入来源线，用以传送多个写入来源线信号，且所述多个位线及所述多个写入来源线耦接于所述内存数组中同一行的多个存储单元。

25.如权利要求1所述的存储单元，其特征在于，所述位线信号是用位线传递、所述写入来源线信号是用写入来源线传递，且所述位线及所述写入来源线耦接于内存数组中同一行的多个存储单元。