技术总结
本发明的非易失性半导体存储装置(10)包括：存储器阵列(20)，包含多个存储元件；选择部件，基于地址数据来选择所述存储器阵列的存储元件；模式选择部(30)，选择RAM模式与快闪模式中的任一个，所述RAM模式是根据写入数据而使存储元件的数据能够覆写的模式，所述快闪模式是当写入数据为第1值时使存储元件的数据能够覆写，而为第2值时禁止重写的模式；以及写入控制部件，根据由动作模式选择部(30)所选择的RAM模式或快闪模式来对选择存储元件进行写入数据的写入。因此能够对其他种类的半导体存储装置的规格或写入获得兼容性。
技术研发人员：妹尾真言;林小峰
受保护的技术使用者：华邦电子股份有限公司
文档号码：201710454452
技术研发日：2017.06.15
技术公布日：2018.01.12