本公开涉及检测时间依赖介质击穿(tddb)短路和信号留余(margin)测试，更具体地，涉及用于非易失性存储器阵列的用于检测时间依赖介质击穿(tddb)短路和信号留余测试的电路和方法。
背景技术：
存在代表嵌入式非易失性存储器(nvm)技术的各种类型的一次性可编程存储器(otpm)阵列。在特定类型的otpm中，写入操作在多个写入验证周期内发生，以实现存储器双胞基元(twin-cell)的大的阈值电压移动。此外，取决于otpm双胞基元内的不匹配，写验证周期的数量可能会显着变化。写入操作中的每一个包括这样的写入，在该写入之后进行用以检查介质击穿的位线泄漏测试以及用以检查基元是否被写入的验证(即，读取)。
otpm系统中，一次一个地址地执行存储器的操作。例如，单个写入操作可能需要大约8毫秒。此外，编程发生在高字线电压(约2伏特)和抬高(即，升高)的源极线(大约1.5伏特)时，升高的源极线引起流过被编程的晶体管的大约2ma的电流。这种高应力操作迫使电子被捕获在被编程的晶体管的氧化物中，从而移动晶体管的阈值电压。这种类型的otpm被称为电荷陷阱存储器。在这种情况下，时间依赖介质击穿(tddb)导致具有电阻的字线到位线短路，这导致其他并行基元在编程和读取期间具有缺陷的字线。
技术实现要素：
在本公开的一个方面中，一种结构包括被配置为编程多个写入操作的双胞基元存储器、连接到所述双胞基元存储器并被配置为感测电流差分并锁存基于所述电流差分的差分电压的电流感测放大器、以及连接到所述电流感测放大器并被配置为向所述电流差分添加偏移电流以产生所述差分电压的至少一个电流源。
在本公开的另一方面，一种方法包括将连接到双胞基元存储器阵列的感测放大器偏移到已知逻辑状态，在连接到所述双胞基元存储器阵列的多个字线被关闭的情况下读取所述感测放大器的输出，以及响应于所述感测放大器的所述输出是所述已知逻辑状态的相反逻辑状态，检测所述双胞基元存储器的时间依赖介电击穿(tddb)故障。
在本公开的另一方面，一种方法包括以预定编程间隔编程双胞基元，将连接到所述双胞基元存储器阵列的感测放大器偏移到已知逻辑状态，在连接到所述双胞基元存储器阵列的多个字线被关闭的情况下读取所述感测放大器的输出，以及响应于所述感测放大器的所述输出是所述已知逻辑状态的相反逻辑状态，检测所述双胞基元存储器阵列的时间依赖介质击穿(tddb)故障。
附图说明
在下面的详细描述中，通过本公开的示例性实施例的非限制性示例参考所述多个附图来描述本公开。
图1示出了根据本公开的方面的多步写入操作。
图2示出了根据本公开的方面的具有留余调整的电流感测放大器。
图3示出了测试根据本公开的方面的具有留余调整的电流感测放大器。
图4示出了根据本公开的方面的编程操作的方法。
图5示出了根据本公开的方面的编程操作的真/补视图。
具体实施方式
本公开涉及检测时间依赖介质击穿(tddb)短路和信号留余测试，更具体地，涉及用于非易失性存储器阵列的用于检测时间依赖介质击穿(tddb)短路和信号留余测试的电路和方法。在更具体的实施例中，每个写入验证周期内的位线泄漏测试将确保被编程的晶体管被测试tddb短路。有利地，通过实施位线泄漏测试，被编程的晶体管对于剩余的写入操作将停止被写入，从而防止对晶体管施加进一步应力并允许其他基元继续被写入。
在非易失性基元中，阈值电压(vt)移动取决于被俘获在一对场效应晶体管(fet)的氧化物中的电荷。编程fet增加了阈值电压(vt)，这会提高损坏氧化物(即，fet的栅极短路到源极)的可能性。当发生tddb故障时，依赖于偏置条件，栅极被短路到fet中的源极或漏极。此外，一次可编程存储器(otpm)阵列使用双胞基元和一对fet来编程otpm阵列。otpm的双胞基元是一对薄氧化物高阈值电压(hvt)nfet基器件。
此外，otpm的双胞基元包括真nfet晶体管和补nfet晶体管。真nfet晶体管和补nfet晶体管的每个栅极连接到字线wl。真nfet晶体管的源极连接到补nfet晶体管的源极，并且真nfet晶体管和补nfet晶体管二者的源极连接到源极线sl。真nfet晶体管的漏极连接到位线真(blt)，补nfet晶体管的漏极连接到位线补(blc)。
在otpm阵列的双胞基元中，用字线wl和经升高的源极线sl(即，升高的源极线(esl))执行编程。此外，位线之一(即，blt或blc)被保持接地并且另一位线浮置。在编程期间，电荷捕获将向上移动双胞基元中的nfet中的一者(即，补nfet晶体管或真nfet晶体管)的阈值电压(vt)，从而弱化晶体管。然后，感测放大器可以比较位线真(blt)和位线补(blc)之间的差分电流。此外，在otpm阵列中，在编程之前，初始数据状态是未知的(即阵列数据是“x”)。
otpm写入操作可以在许多写入验证周期内进行，以实现基元的大(例如，10的mv)阈值电压(vt)移动。此外，依赖于在otpm高阈值电压(hvt)双胞基元中的不匹配，写入验证周期的数量会显着变化。希望每次写入操作花费大约8毫秒。因此，留余被并入到写入操作中，使得直到寿命终止(例如10年)因热应力(例如烘烤)等的电荷损耗不会擦除该基元。此外，随时间推移，电荷损耗可能导致在otpm阵列寿命结束时约30％的阈值电压(vt)移动的近似损耗。为了在编程非易失性otpm阵列时解决tddb故障的这些问题，实施例的操作将遵循写入、泄漏和验证过程。因此，在实施例中，遭受tddb(即，字线wl到位线bl短路)故障的基元被从将来的编程屏蔽掉，这使得能够以最优电压来编程并行的其他基元(例如，没有在另一基元上的因tddb的缺陷字线)。
图1示出了根据本公开的方面的多步写入操作。在图1的实施例中，多步写入操作100被示出为n个写入，标记为#1、#2、...、#n。此外，在多步写入操作100中，x轴是以毫秒为单位的时间，y轴是以伏特为单位的电压。在多步写入操作100中，第一写入操作(即，标记为#1)包括编程操作110、泄漏测试120和读取(即，验证)测试130。
在图1中，在编程操作110中，将写入脉冲电压(即，vpp约为2伏)施加到otpm阵列的双胞基元的栅极。换言之，vpp电压(例如2伏)被施加到连接到双胞基元的栅极的字线。此外，在编程操作中，真位线(blt)接地，并且源极线sl的电压低于vpp电压，例如1.5伏。此外，如图1所示。如图1所示，字线wl宽度是vpp写入脉冲的持续时间。图1中的持续时间和电压可以使用为每个芯片设置的efuse选项进行控制。此外，如上所述，写入操作被编程为在预定的时间(例如8毫秒)内完成。
在图1中，在泄漏测试120中，otpm阵列可以检查由于编程而发生的时间依赖介质击穿(tddb)故障。为了执行泄漏测试120，感测放大器偏移到已知状态，并且读取操作在没有选择任何字线wl的情况下发生。此外，双胞基元的nfet器件上的tddb故障被检测为归因于位线泄漏的读取故障。因此，泄漏测试120故障指示基元中的氧化物击穿。此外，对具有tddb故障的基元的进一步写入将被屏蔽掉。
在图1中，在读取(即，验证)测试130中，otpm阵列可以检查基元是否正在通过留余的(margined)读取(即，盖写保护)。在读取(即，验证)测试130中，位线被感测(例如，大约200mv的vdd)，此时源极线电压(vsl)为0v并且字线wl为约500mv。在图1中，字线wl的读取电压(即，vread)为约500mv。此外，在读取(即，验证)测试130中，通过基元将在随后的写入操作中被屏蔽，以保护它们免于tddb故障。
在图1中，第二写入操作(即，标记为#2)重复相同的编程操作110、泄漏测试120和读取(即，验证)测试130。然而，在第一次写入操作(即标记为#1)之后，随后的编程操作将屏蔽先前的泄漏测试120失败或通过先前读取(即，验证)测试130的位。
仍然参考图1，泄漏测试120确保位线真正浮置并且没有到接地的缺陷路径。此外，当出现短路的阵列器件(即，氧化物短路)时，位线将具有从位线到接地的路径。在实施例中，这种情况将使泄漏测试120故障。此外，泄漏测试120在字线wl关闭(即，wl＝0伏特)的情况下运行。然后，感测放大器被倾斜(tilt)以促成状态(即，逻辑状态)。除非位线泄漏导致感测放大器走了错误道路(即，检测与促成的状态相反的状态)，否则该感测放大器偏移将产生已知的读取结果。如果感测放大器检测到与促成的状态相反的状态，则泄漏测试120将发生故障。
在写入操作期间，氧化物损坏可能会在保持接地的位线(blt或blc)上产生位线泄漏。在读取(即，验证)测试130期间，可以检查该位线以验证对于任何字线wl地址的读取操作，位线仍然能够变高。此外，泄漏测试120可以将感测放大器留余到与编程操作110(即，写入操作)和读取(即，验证)测试130相反的方向。因此，输入/输出(i/o)块将在泄漏测试120期间反转(与编程操作110和读取(即，验证)测试130相比)真写入线信号wgdlt和真写入线补信号wgdlc)。在实施例中，在泄漏测试120期间，写入数据被反转以使感测放大器倾斜以促成其他数据状态。换言之，写入数据将被用于确定感测放大器倾斜。
在本公开的实施例中，一种方法可以包括偏斜连接到双胞基元存储器阵列的感测放大器到已知逻辑状态，在连接到双胞基元存储器阵列的多个字线被关闭的情况下读取感测放大器的输出，以及响应于感测放大器的输出是已知逻辑状态的相反逻辑状态，检测双胞基元存储器的时间依赖介质击穿(tddb)故障。而且，该方法可以进一步包括响应于检测到tddb故障而屏蔽双胞基元存储器的位以及以预定的编程间隔编程双胞基元存储器。此外，以预定编程间隔编程双胞基元存储器在将感测放大器偏移到已知逻辑状态之前发生。预定的编程间隔是大约8毫秒的时间间隔。以预定的编程间隔编程双胞基元存储器还包括将写脉冲施加到双胞基元存储器阵列的多个栅极。
该方法还可以包括响应于验证双胞基元存储器阵列的输出是与双胞基元存储器阵列的输入相同的值，而屏蔽双胞基元存储器的位。此外，双胞基元存储器阵列被包括在非易失性一次可编程存储器(otpm)中。
图2示出了根据本公开的方面具有留余调整的电流感测放大器。在本公开的实施例中，结构可以包括被配置为编程多个写入操作的双胞基元存储器阵列、连接到双胞基元存储器并被配置为感测电流差分并且锁存基于该电流差分的差分电压的电流感测放大器200、以及至少一个电流源，其连接到所述电流感测放大器并被配置为向该电流感测放大器添加偏移电流以产生该差分电压。该偏移电流使得在编程期间使基元留余，并且还模拟基元中已知的编程阈值电压偏移。
双胞基元存储器包括第一nfet器件和第二nfet器件。此外，电流感测放大器200通过真位线(blt)和补位线(blc)连接到双胞基元存储器阵列。至少一个电流源被配置为向blt和blc添加偏移电流以产生差分电压。
电流感测放大器200还包括被配置为存储差分电压的锁存器。留余调整电路300包括多个晶体管和至少一个电流源。留余调整电路300通过真位线(blt)和互位线(blc)连接到电流感测放大器200。多个晶体管基于多个感测放大器输入留余信号来确定偏移电流的幅值。最后，留余调整电路300中的多个晶体管都是nfet器件。
具体地，图2示出了电流感测放大器200、otpm阵列250和留余调整电路300。如图2所示，电流感测放大器200包括晶体管t101-t106、锁存器、真位线(blt)、补位线(blc)和电流镜源电压vcmn。晶体管t101-t104是pfet器件，t105-t106是nfet器件。电流感测放大器200执行电流感测，其中差分位线电流被转换为电压并被锁存为数字“1”或数字“0”。在实施例中，所选择的基元(例如，otpm基元0至otpm基元n中的一个)的真位线(blt)侧可以具有这样的场效应晶体管(fet)，其具有比在补位线(blc)侧的相应的场效应晶体管(fet)更高的阈值电压。
在图2中，电流感测放大器200包括晶体管t101，其具有连接到电压源vio的源极、连接到真位线(blt)的漏极、以及连接到晶体管t103的漏极的栅极。晶体管t103具有连接到真位线真(blt)的源极、连接到节点a的漏极和连接到晶体管t104的栅极的栅极。晶体管t102具有连接到电压源vio的源极、连接到晶体管t104的栅极的栅极和连接到补位线(blc)的漏极。晶体管t104具有连接到补位线(blc)的源极和连接到节点b的漏极。在图2中，晶体管t105具有连接到节点a的漏极、连接到晶体管t106的栅极的栅极和连接到接地的源极。晶体管t106具有连接到节点b的漏极和连接到接地的源极。
在图2中，otpm阵列250包括双胞基元阵列，其包括连接到字线wl0的晶体管t107的栅极和晶体管t108的栅极。此外，晶体管t107的源极连接到晶体管t108的源极。晶体管t107的漏极连接到真位线(blt)，晶体管t108的漏极连接到补位线(blc)。在otpm阵列250中，另一个双胞基元阵列包括连接到字线wln的晶体管t109的栅极和晶体管t110的栅极。晶体管t109的源极连接到晶体管t110的源极。晶体管t109的漏极连接到真位线(blt)，晶体管t110的漏极连接到补位线(blc)。
在图2中，可以通过nfet晶体管t105和t106将小的偏置电流施加到电流感测放大器200的真侧(即，具有真位线(blt)的一侧)和电流感测放大器200的补侧(即，具有补位线(blc))。然后，到选择的otpm基元对中的导通导致节点blt下降并将电流从晶体管t101镜像到晶体管t102。当进入真位线(blt)和补位线(blc)的电流与otpm基元中的编程阈值电压差不相符时，在节点a和b之间的感测放大器200信号上产生较大的电压差分。大电压差分(即，电压_a和电压_b之间的差)然后被互补金属氧化物半导体(cmos)锁存器锁存，并被转换成全电压逻辑电平“1”或“0”。
在图2中，otpm阵列250可以是包括沿着真位线(blt)和补位线(blc)的otpm基元组的非易失性存储器。每个otpm基元包含作为编程结果而具有彼此不同的阈值电压(vt)的一对场效应晶体管(fet)器件(例如，t107和t108、t109和t110)。例如，第一晶体管(例如，t107或t109)具有ui第二晶体管(例如，t108或t110)的阈值电压不同的阈值电压。此外，晶体管t107-t110可以是nfet器件。
在进一步的实施例中，otpm阵列250可以包含包括otpm基元0至otpmn的otpm基元组，其中n是表示otpm阵列250的最后otpm基元的整数值。每个otpm基元被耦合到字线(例如，字线wl0到字线wln之一)。在实施例中，多个fet存储基元(例如，otpm基元0至otpm基元n)被以差分晶体管对(例如，t107和t108或t109和t110)设置并且共享字线(例如，字线wl0到字线wln)。
在图2中，留余调整电路300包括晶体管t111-t120，真写入线信号wgdlt、真写入线补信号wgdlc、真位线(blt)、补位线(blc)、感测放大器留余sa_marg<2:0>(其包括sa_marg<2>、sa_marg<1>，和sa_marg<0>)、以及电流镜源电压vcmn。在留余调整电路300中，电流源的组由晶体管t116-t120形成并通过电流镜像源电压vcmn控制，以及连接到公共节点。通过真写入线信号wgdlt和真写线补信号wgdlc选择晶体管t111或t112来从blt或blc导引偏移电流。
在图2中，通过响应于sa_margin<2>、sa_margin<1>和sa_margin<0>的晶体管t113、t114和t115(即，电流控制开关)选择偏移电流的幅值。此外，从0到7的二进制设置被称为dac输入dac0至dac7。此外，在图2的留余调整电路300中，一个开关使能产生相当于编程基元阈值电压(vt)的10mv偏移的电流偏移的电流，以及其他开关产生等价于20mv和40mv的电流。通过使用dac输入的顺序选择，可以使能直到70mv的10mv增量信号偏移。换句话说，dac0为0mv(即，平衡感测放大器而无偏斜)，dac1为10mv，dac2为20mv，dac3为30mv，dac4为40mv，dac5为50mv，dac6为60mv，dac7为70mv。在图2中，dac1、dac2和dac4分别用于产生10mv、20mv和40mv的阈值电压偏移。
在图2中，留余调整电路300的晶体管t111-t120都是nfet器件。在留余调整电路中，晶体管t111具有连接到真位线(blt)的漏极、连接到真写入线信号wgdlt的栅极和连接到晶体管t113的漏极的源极。晶体管t113具有连接到sa_margin<2>的栅极、以及连接到晶体管t116的漏极的源极。晶体管t116具有连接到电流镜源电压vcmn的栅极和连接到接地的源极。晶体管t114具有连接到晶体管t113的漏极的漏极、连接到sa_margin<1>的栅极、以及连接到晶体管t117的漏极的源极。晶体管t117具有连接到电流镜源电压vcmn的栅极和连接到晶体管t119的漏极的源极。晶体管t119具有连接到电流镜源电压vcmn的栅极和连接到接地的源极。
在图2中，晶体管t112具有连接到补位线(blc)的漏极、连接到真写入线补信号wgdlc的栅极和连接到晶体管t115的漏极的源极。晶体管t115具有连接到sa_margin<0>的栅极和连接到晶体管t118的漏极的源极。晶体管t118具有连接到电流镜源电压vcmn的栅极和连接到晶体管t120的漏极的源极。晶体管t120具有连接到电流镜源电压vcmn的栅极和连接到接地的源极。
图3示出了根据本公开的方面测试具有留余调整的电流感测放大器。在图3中，测试电路400包括多个双胞基元(即，具有对应字线<0>的双胞基元0到具有对应字线<n>的双胞基元n)、电流模感测放大器450(对应于感测放大器200)、真位线(blt)、补位线(blc)、数据读出信号、dac<2:0>和写入信号。测试电路400可以执行泄漏测试、倾斜测试、感测放大器测试和字线测试。
在图3中，测试电路400可以通过关闭所有字线wl<0>到wl<n>(即，没有选择基元)来执行泄漏测试。如果写0信号为高电平而输入，则补位线(blc)变低，真位线(blt)变高。响应于真位线(blt)变高，数据读出为“1”(即，写入0信号的反转)。在泄漏测试中，测试电路400将补偿从输入信号反转的数据读出。
在图3中，测试电路400可以通过执行与感测放大器倾斜(即，留余或偏斜)组合的读取操作来执行倾斜测试，以便以dac调整的增量来测量基元不匹配(例如，在该背景下等价10mv基元阈值电压vt)。倾斜测试在编程之前进行。在这种情况下，希望所有基元都具有小于70mv的偏移，由此应读取依赖于由写入数据值控制的倾斜方向的“0”或“1”。没有通过倾斜道次的基元被认为是有缺陷的，可以用冗余来修复。在倾斜测试中，数据读出也是从输入信号的反转(类似于泄漏测试反转)。在感测放大器测试中，在写入操作期间，输入信号(写入1或写0)用于从基元中窃取(steal)信号，直到写入克服偏移。此外，在感测放大器测试中，在读取操作期间，输入信号(写入1或写入0)将使读取留余，并且数据读出必须与用于写入该地址的输入信号匹配(即，输入信号匹配输出信号而无反转)。
在图3中，在字线测试和写入操作期间，输入信号用于从基元窃取信号直到写入克服偏移。此外，在字线测试和读取操作中，输入信号将使读取留余，数据读出必须与用于写入该地址的输入信号相匹配(即，输入信号必须匹配输出信号而不反转)。此外，如图3所示，通过留余感测放大器并且通过将电流从真位线(blt)或补位线(blc)拉出而倾斜感测放大器以促进“1”或“0”，实施例能够确定是否存在tddb失败。
图4示出了根据本公开的附加方面的编程操作的方法。在图4中，流程图500示出了根据本公开的实施例的编程操作的方法。在图4中，该方法在步骤505开始。然后，在步骤510，将写入数目设置为“j”，将“k”设置为零。在步骤515，执行编程周期“k”。在步骤520，将写入数据反转并执行泄漏测试(即，在没有激活字线的情况下进行读取)。在步骤525，如果没有通过泄漏测试，则在步骤530，通过将写入线强制为低而屏蔽写入。在步骤530之后，该方法进行到步骤535。
如果在步骤525通过泄漏测试，则该方法进入步骤535。在步骤535中，将数据恢复到正常状态，然后执行验证测试(即，用激活的字线进行读取)。在步骤540，将数据输出与数据输入进行比较。在步骤540处如果数据输出等于数据输入，则在步骤545，通过将写入线强制为低而屏蔽写入。在步骤545之后，该方法进行到步骤550。
在步骤540处如果数据输出不等于数据输入，则该方法进入步骤550。在步骤550，将“k”增加1。然后，在步骤555，将“k”与“j”进行比较。如果“k”(即，编程周期)等于“j”(即，写入的总数)，则在步骤560完成编程，并且该方法在步骤565结束。然而，如果“k”不等于“j”，则该方法返回到步骤515以执行编程周期“k”，并且该方法从步骤515重复到步骤555。
图5示出了根据本公开的附加方面的编程操作的真/补视图。例如，图5示出了编程操作的真/补视图600。真/补视图600包括图610、620、630、640、650和660。图610-660具有x轴上的阈值电压vt和在y轴上的阈值电压vt的实例数目(即，样本大小)。
在图610中，在编程之前，otpm阵列的许多双胞基元不匹配，并且在阈值电压(vt)的中点附近的实例数目最多。在早期编程之后，如曲线620所示，一些阈值电压(vt)在两个方向上增加，使得阈值电压(vt)的中点具有较小的数目，并且远离中点的外部部分具有更大的实例数目。在进一步编程之后，在图630处，由于已经达到表示“1”或“0”的值，所以存在若干不再需要编程(即，写入操作)的双胞基元(以更深的阴影示出)。
在图640，编程继续进行，更多的双胞基元(以较暗的阴影显示)不再需要编程。在图650，大多数双胞基元(显示为阴暗色调)不再需要编程，还有一些双胞基元仍然需要编程。此外，在图660中，所有双胞基元已被编程，并且它们不再需要编程。如图660处，阈值电压(vt)已经从中点向左侧(代表“1”)或右侧(表示“0”)被推移。
如现在应该理解的，在本公开的实施例中，可以在每个“写入-验证”循环中并入位线泄漏测试，使得针对时间依赖介质击穿(tddb)故障来测试被编程的晶体管。如果基元遭受tdd故障(字线wl到位线bl短)，则将基元从将来的编程中屏蔽掉，以允许并行的其他基元以最佳字线电压编程。
本公开的用于非易失性存储器阵列的用于检测时间依赖介质击穿(tddb)短路和信号留余测试的电路和方法可以使用许多不同的工具以多种方式制造。通常，方法和工具用于形成尺寸在微米和纳米级的结构。已经从集成电路(ic)技术中采用了用于制造的方法(即，技术)、本公开的用于检测非易失性存储器阵列的时间依赖介质击穿(tddb)短路和信号留余测试的电路和方法。例如，这些结构被构建在晶片上，并且通过在晶片顶部上通过光刻工艺图案化的材料的膜实现。特别地，电路的制造和用于非易失性存储器阵列的用于检测时间依赖介质击穿(tddb)短路和信号留余测试的方法使用三个基本构建块：(i)在衬底上沉积材料薄膜，(ii)通过光刻成像在膜的顶部上施加图案化的掩模，以及(iii)将膜选择性地蚀刻到掩模。
如上所述的方法用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)作为裸芯片或以封装形式分发。在后一种情况下，芯片安装在单个芯片封装(例如塑料载体中，其中引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有任一或两者表面互连或掩埋互连)。在任何情况下，芯片然后与其他芯片、分立电路元件和/或其他信号处理设备集成，作为(a)中间产品(例如主板)或(b)终端产品的一部分。最终产品可以是包括集成电路芯片的产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。
已经出于说明的目的呈现了本公开的各种实施例的描述，但并不旨在穷尽或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择这里使用的术语是为了最好地解释实施例的原理、对市场中发现的技术的实际应用或技术改进，或使本领域普通技术人员能够理解本文公开的实施例。