包括多个平面的非易失性存储器件的制作方法

文档序号:14951876发布日期:2018-07-17 22:44阅读:199来源:国知局

各实施方式总体上涉及半导体存储器件,更具体地,涉及包括多个平面的非易失性存储器件。



背景技术:

半导体存储器件是使用诸如硅(si)、锗(ge)、砷化镓(gaas)和磷化铟(inp)的半导体实现的存储器件。半导体存储器件通常可分为易失性存储器件或非易失性存储器件。

易失性存储器件是当电源中断时存储的数据被去除的存储器件。易失性存储器件的示例包括sram(静态随机存取存储器)、dram(动态ram)和sdram(同步dram)。非易失性存储器件是即使在电源中断时仍保留存储在其中的数据的存储器件。非易失性存储器件的示例包括rom(只读存储器)、prom(可编程rom)、eprom(电可编程rom)、eeprom(电可擦除可编程rom)、flash存储器、pram(相变ram)、mram(磁ram)、rram(电阻式ram)和fram(铁电ram)。



技术实现要素:

在一个实施方式中,一种非易失性存储器件可以包括:多条位线,所述多条位线在基板上方沿第一方向布置;存储单元阵列,所述存储单元阵列设置在所述基板与所述多条位线之间并且包括沿与所述第一方向垂直的第二方向布置的多个平面;多个页面缓冲电路(pagebuffercircuit),所述多个页面缓冲电路设置在所述基板与所述存储单元阵列之间;多个接触焊盘,所述多个接触焊盘设置在所述页面缓冲电路与所述存储单元阵列之间并且适于将所述多条位线与所述多个页面缓冲电路电联接;以及多条路由线(routingline),所述多条路由线设置在与所述多个接触焊盘相同的层处,所述多条路由线沿所述第二方向延伸,其中,所述多个接触焊盘被设置为分布成与沿所述第二方向布置的至少两条线交叠,并且所述多条路由线被形成为弯曲图案,以在被设置为与不同的线交叠的接触焊盘之间穿过。

在一个实施方式中,一种非易失性存储器件可以包括:多条位线,所述多条位线在基板上方沿第一方向布置;存储单元阵列,所述存储单元阵列设置在所述基板与所述多条位线之间,并且包括沿与所述第一方向垂直的第二方向布置的多条单元选通线和多条介电线(dielectricline);页面缓冲电路,所述页面缓冲电路设置在所述基板与所述存储单元阵列之间;多个接触焊盘,所述多个接触焊盘设置在所述页面缓冲电路与所述存储单元阵列之间,并且适于将所述页面缓冲电路与所述多条位线电联接;以及多条路由线,所述多条路由线设置在与所述多个接触焊盘相同的层处,并沿所述第二方向延伸,其中,所述多个接触焊盘被设置为分布成与所述多条介电线中的至少两条交叠,并且所述多条路由线被形成为弯曲图案,以在与不同介电线交叠的接触焊盘之间穿过。

在一个实施方式中,一种非易失性存储器件可以包括:多条位线,所述多条位线在基板上方沿第一方向布置;存储单元阵列,所述存储单元阵列设置在所述基板与所述多条位线之间,并且包括沿第一方向和与所述第一方向垂直的第二方向布置的多个平面;多个页面缓冲电路,所述多个页面缓冲电路设置在所述基板与所述存储单元阵列之间;多个接触焊盘,所述多个接触焊盘设置在所述多个页面缓冲电路与所述存储单元阵列之间,并且适于将所述多条位线和所述多个页面缓冲电路电联接;以及多条路由线,所述多条路由线设置在与所述多个接触焊盘相同的层处,并沿所述第二方向延伸,其中,所述多个接触焊盘被设置为分布成与沿所述第二方向布置的至少两条线交叠,并且其中,所述多条路由线被形成为弯曲图案,以在被设置为与不同线交叠的接触焊盘之间穿过。

附图说明

通过参照附图的以下详细描述,本发明的以上和其它特征以及优点对于本发明所属领域的技术人员来说将变得更加明显,在附图中:

图1是例示根据本发明的实施方式的非易失性存储器件的框图。

图2是例示图1所示的平面当中的一个平面的块构造。

图3是例示图2所示的存储块当中的一个存储块的等效电路图。

图4是例示根据本发明的实施方式的非易失性存储器件的立体图。

图5是例示图4的非易失性存储器件的平面图。

图6和图7是例示图5的部分a的平面图。

图8是沿图7的线b-b'截取的截面图。

图9是沿图7的线c-c'截取的截面图。

图10是例示根据本发明的实施方式的非易失性存储器件的平面图。

图11是示意性例示根据本发明的实施方式的包括非易失性存储器件的存储系统的简化框图。

图12是示意性例示根据本发明的实施方式的包括非易失性存储器件的计算系统的简化框图。

具体实施方式

在下文中,将参照附图通过实施方式的各示例来描述包括多个平面的非易失性存储器件。将参照附图更详细地描述示例性实施方式。然而,本公开可以以各种不同的形式来实施,并且不应被解释为受限于本文所示的实施方式。相反,提供这些实施方式作为示例,使得本公开将是彻底的且完整的,并且将本发明的各个方面和特征充分地传达给本领域技术人员。

将理解的是,尽管在本文可使用术语“第一”、“第二”、“第三”等来描述各种元件,但是这些元件不受这些术语的限制。这些术语被用于将一个元件和另一元件区分开。因此,在不脱离本发明的精神和范围的情况下,以下描述的第一元件也可被称为第二元件或第三元件。

附图不一定按比例绘制,并且在一些情况下,比例可被夸大,以便更清楚地说明实施方式的各元件。例如,在附图中,为了便于说明,元件的尺寸和元件之间的间隔与实际尺寸和间隔相比可能被夸大。

还将理解的是,当元件被称为“连接到”或“联接到”另一元件时,该元件可直接在另一元件上,或者连接到或联接到另一元件,或者可存在一个或更多个中间元件。此外,还将理解的是,当一个元件被称为在两个元件“之间”时,该元件可以是这两个元件之间的唯一元件,或者也可存在一个或更多个中间元件。

当短语“……和……中的至少一个”在本文中与项目列表一起使用时,意指列表中的单个项目或列表中项目的任何组合。例如,“a、b和c中的至少一个”意指仅a或仅b或仅c或a、b和c的任何组合。

为了便于描述,在本文可使用诸如“在……下面”、“在……下方”、“下部的”、“在……上方”和“上部的”等空间关系术语来描述如图中所例示的一个元件或特征与另一元件或特征的关系。将理解的是,空间关系术语意在包含除了在图中描述的方位以外的设备在制造、使用或操作时的不同方位。例如,如果图中的设备被翻转,则描述为在其它元件或特征“下方”或“下面”的元件将“在”所述其它元件或特征“上方”。所述设备可被另外定向(旋转90度或者在其它方位)并相应地解释本文使用的空间关系描述。

本文中使用的术语仅用来描述特定实施方式,并不意在限本发明。如本文中所使用的,除非上下文另外明确地指出,否则单数形式也意在包括复数形式。将进一步理解的是,当在本说明书中使用术语“包含”、“包含有”、“包括”和“包括有”时,说明存在所述元件,且不排除存在或添加一个或更多个其它元件。如本文所使用的,术语“和/或”包括一个或更多个相关列举项目的任何组合和所有组合。

除非另有说明,否则鉴于本公开,本文中使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是,除非本文中明确说明,否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在本公开的上下文和相关领域中的含义一致的含义,而不是理想地或者过于形式化地解释它们的含义。

在以下描述中,阐述了许多具体细节以提供对本发明的彻底理解。本发明也可在没有这些具体细节的一些或全部的情况下实现。在其它情况下,没有详细描述公知工艺结构和/或过程以免不必要地使本发明不清楚。

还应注意,在一些情况下,除非另有明确说明,否则如对相关领域技术人员显而易见的是,与一个实施方式相关地描述的元素(也称为特征)可单独使用或与其它实施方式的其它元素相结合地使用。

在下文中,将参照附图详细描述本发明的各种实施方式。

图1是例示根据实施方式的非易失性存储器件的框图。

参照图1,非易失性存储器件可包括具有多个平面平面1至平面4的存储单元阵列、行解码器x-dec1至x-dec4、开关电路sw1至sw4、页面缓冲电路pb1至pb4、高速缓存缓冲器(cachebuffer)cb1至cb4以及外围电路peri。外围电路peri可包括控制逻辑ctrl、电压发生器volt-gen、输入/输出电路io-ckt和列解码器y-dec。

如图1所示的存储单元阵列包括存储有数据的四个平面平面1至平面4。然而,我们注意到,这是一个示例,并且可使用更多或更少的平面。四个平面包括第一平面平面1、第二平面平面2、第三平面平面3和第四平面平面4。第一平面平面1至第四平面平面4可基本彼此相同。

图2是例示图1所示的平面当中的一个平面平面1的块构造图,并且图3是例示图2所示的存储块当中的一个存储块blk1的等效电路图。

由于平面平面1至平面平面4基本相同,因此为了便于说明,下面将仅对第一平面平面1进行描述。

参照图2,第一平面平面1可包括多个存储块blk1至blkn。由于存储块blk1至blkn被配置为彼此相同,所以为了便于说明,将仅对第一存储块blk1进行描述。

参照图3,第一存储块blk1可包括沿着第三方向vd延伸并且沿第一方向rd和第二方向cd设置的多个单元串cs11、cs21、cs12、cs22、cs13和cs23(cs11至cs23)。第二方向cd可与第一方向rd在同一平面上正交。第三方向vd可与由第一方向rd和第二方向cd限定的平面正交。

单元串cs11至cs23分别联接在与其相关联的位线bl1、bl2和bl3与公共源极线csl之间,并被配置为彼此相同。单元串cs11至cs23中的每一个可包括联接到公共源极线csl的至少一个源极选择晶体管sst、联接到位线bl的至少一个漏极选择晶体管dst以及联接在源极选择晶体管sst与漏极选择晶体管dst之间的多个存储单元mc1至mc8。源极选择晶体管sst的栅极可联接到源极选择线ssl。漏极选择晶体管dst的栅极可联接到漏极选择线dsl1或dsl2。存储单元mc1至mc8的栅极可分别联接到对应的字线wl1至wl8。

联接到同一字线并且被一起编程的一组存储单元被称为页面。第一存储块blk1可由多个页面构造。另外,多个页面可联接到每条字线。在图3所示的实施方式中,每条字线共同连接到位于相同高度的两个页面。

再次参照图1,第一平面平面1至第四平面平面4中的每个平面可经由字线wl、至少一条漏极选择线dsl和至少一条源极选择线ssl电联接到行解码器x-dec1至x-dec4中的每一个。第一平面平面1至第四平面平面4中的每一个可经由位线bl电联接到页面缓冲电路pb1至pb4中的每一个。

行解码器x-dec1至x-dec4可包括分别与第一平面平面1至第四平面平面4对应的第一行解码器x-dec1至第四行解码器x-dec4。

第一行解码器x-dec1至第四行解码器x-dec4可响应于来自控制逻辑ctrl的行地址radd选择第一平面平面1至第四平面平面4的存储块当中的任一个。第一行解码器x-dec1至第四行解码器x-dec4可将来自电压发生器volt-gen的操作电压vpgm、vpass和vread传送到与所选择的存储块联接的字线wl和选择线dsl和ssl。

第一行解码器x-dec1至第四行解码器x-dec4可经由开关电路sw1至sw4电联接到与对应的平面平面1至平面4联接的字线wl和选择线dsl和ssl。

开关电路sw1至sw4可包括分别与第一平面平面1至第四平面平面4对应的第一开关电路sw1至第四开关电路sw4。第一开关电路sw1至第四开关电路sw4中的每一个可包括多个通过晶体管(passtransistor)。第一开关电路sw1至第四开关电路sw4中的每一个可经由字线wl和选择线dsl和ssl电联接到每个平面。

页面缓冲电路pb1至pb4可包括分别与第一平面平面1至第四平面平面4对应的第一页面缓冲电路pb1至第四页面缓冲电路pb4。第一页面缓冲电路pb1至第四页面缓冲电路pb4中的每一个可经由位线bl电联接到对应的平面。

高速缓存缓冲器cb1至cb4可包括分别与第一平面平面1至第四平面平面4对应的第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4。

第一页面缓冲电路pb1至第四页面缓冲电路pb4中的每一个可电联接到与和其相同的平面对应的高速缓存缓冲器。第一页面缓冲电路pb1至第四页面缓冲电路pb4中的每一个锁存从所选择的位线提供的输出数据do并且可响应于来自列解码器y-dec的列解码信号cdec锁存从高速缓存缓冲器提供的输入数据di或者选择对应平面的位线bl中的一些或全部。第一页面缓冲电路pb1至第四页面缓冲电路pb4中的每一个将锁存的数据输出到所选择的位线或者将锁存的数据输出到与和其相同的平面对应的高速缓存缓冲器,并且可响应于列解码信号cdec选择对应平面的位线bl中的一些或全部。

第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4可响应于来自控制逻辑ctrl的高速缓存输入控制信号ics1至ics4存储经由输入/输出电路io-ckt提供的相应的输入数据di,或者存储从第一页面缓冲电路pb1至第四页面缓冲电路pb4提供的相应的输出数据do。当高速缓存输入控制信号ics1至ics4被使能时,第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4可存储各自的输入数据di或各自的输出数据do。

第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4可响应于来自控制逻辑ctrl的高速缓存输出控制信号ocs1至ocs4,向第一页面缓冲电路pb1至第四页面缓冲电路pb4或输入/输出电路io-ckt提供分别存储在第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4中的数据di或do。当高速缓存输出控制信号ocs1至ocs4被使能时,第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4可输出分别存储在其中的数据di或do。

控制逻辑ctrl可响应于命令信号cmd输出编程操作信号pgm、读取操作信号read或擦除操作信号erase。控制逻辑ctrl可响应于命令信号cmd和芯片使能信号ceb的位b1至b4输出高速缓存输入控制信号ics1至ics4和高速缓存输出控制信号ocs1至ocs4。此外,控制逻辑ctrl可响应于地址信号add输出行地址radd和列地址cadd。通过行地址radd,可选择包括在存储单元阵列中的第一平面平面1至第四平面平面4中的一个平面,可选择包括在所选择的平面中的多个存储块当中的一个存储块,并且可选择包括在所选择的存储块中的多个页面当中的一个页面。

电压发生器volt-gen可响应于来自控制逻辑ctrl的操作信号pgm、read和erase而输出用于对存储器单元进行编程、读取或擦除的操作电压vpgm、vpass和vread。

响应于从控制逻辑ctrl输出的输入/输出信号in/out,输入/输出电路io-ckt可在编程操作中将输入数据di传送到第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4,并且在读取操作中将从第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4传送的输出数据do提供到外部。

列解码器y-dec可通过对来自控制逻辑ctrl的列地址信号cadd进行解码来生成列解码信号cdec,并经由第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4将列解码信号cdec传送到第一页面缓冲电路pb1至第四页面缓冲电路pb4。

图4是例示根据实施方式的非易失性存储器件的立体图,并且图5是例示图4的非易失性存储器件的平面图。

参照图4和图5,存储单元阵列平面1至存储单元阵列平面4可设置在基板10上方。在基板10与存储单元阵列平面1至存储单元阵列平面4之间,可设置行解码器x-dec1至x-dec4、开关电路sw1至sw4、页面缓冲电路pb1-1至pb4-2、高速缓存缓冲器cb1-1至cb4-2和外围电路peri。虽然没有示出,但是可在存储单元阵列平面1至存储单元阵列平面4上方设置多条位线。

存储单元阵列平面1至存储单元阵列平面4可包括沿着第二方向cd间隔开的多个平面,例如,第一平面平面1至第四平面平面4。

行解码器x-dec1至x-dec4可包括分别与第一平面平面1至第四平面平面4对应的第一行解码器x-dec1至第四行解码器x-dec4。

开关电路sw1至sw4可包括分别与第一平面平面1至第四平面平面4对应的第一开关电路sw1至第四开关电路sw4。

第一行解码器x-dec1至第四行解码器x-dec4可经由对应的开关电路sw1至sw4电联接到对应的平面平面1至平面4。第一行解码器x-dec1至第四行解码器x-dec4可沿第一方向rd分别与和其相同的平面对应的开关电路sw1至sw4相邻地设置。

页面缓冲电路pb1-1至pb4-2可包括与第一平面平面1对应的第一页面缓冲电路pb1-1和pb1-2、与第二平面平面2对应的第二页面缓冲电路pb2-1和pb2-2、与第三平面平面3对应的第三页面缓冲电路pb3-1和pb3-2以及与第四平面平面4对应的第四页面缓冲电路pb4-1和pb4-2。

第一页面缓冲电路pb1-1至第四页面缓冲电路pb4-2中的每一个可在物理上被分为两个子页面缓冲电路。例如,第一页面缓冲电路pb1-1和pb1-2可被分为第一子页面缓冲电路pb1-1和第二子页面缓冲电路pb1-2。

包括在第一页面缓冲电路pb1-1至第四页面缓冲电路pb4-2中的每一个中的两个子页面缓冲电路可沿第一方向rd彼此相邻地设置,且与和其相同的平面对应的行解码器和开关电路置于它们之间。

虽然没有示出,但是第一页面缓冲电路pb1-1至第四页面缓冲电路pb4-2中的每一个可经由位线(未示出)电联接到对应的平面。

高速缓存缓冲器cb1-1至cb4-2可包括与第一平面平面1对应的第一高速缓存缓冲器cb1-1和cb1-2、与第二平面平面2对应的第二高速缓存缓冲器cb2-1和cb2-2、与第三平面平面3对应的第三高速缓存缓冲器cb3-1和cb3-2以及与第四平面平面4对应的第四高速缓存缓冲器cb4-1和cb4-2。

第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2中的每一个可电连接到与和其相同的平面对应的页面缓冲电路。

第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2中的每一个可沿第二方向cd与和与其相同的平面对应的页面缓冲器电路相邻地设置。

与第一页面缓冲电路pb1-1至第四页面缓冲电路pb4-2类似,第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2中的每一个可在物理上被分成两个子高速缓存缓冲器。例如,第一高速缓存缓冲器cb1-1和cb1-2可在物理上划分为第一子高速缓存缓冲器cb1-1和第二子高速缓存缓冲器cb1-2。

包括在第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2中的每一个中的两个子高速缓存缓冲器可沿第一方向rd彼此相邻地设置,且与和其相同的平面对应的行解码器和开关电路置于它们之间。

外围电路peri可设置在基板10上,并且可具有沿第一方向rd延伸的细长矩形形式。外围电路peri在第一方向rd上的长度可与平面在第一方向rd上的长度延伸至同空间(conextensive)。

第一页面缓冲电路pb1-1至第四页面缓冲电路pb4-2、第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2和外围电路peri可沿第二方向cd布置。

在第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2与外围电路peri之间,可设置至少一个页面缓冲电路。例如,第二页面缓冲电路pb2-1和pb2-2可设置在第一高速缓存缓冲器cb1-1、cb1-2和第二高速缓存缓冲器cb2-1、cb2-2与外围电路peri之间,并且第三页面缓冲电路pb3-1和pb3-2可设置在第三高速缓存缓冲器cb3-1、cb3-2和第四高速缓存缓冲器cb4-1、cb4-2与外围电路peri之间。

第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2和外围电路peri可经由多条路由线53-1电联接。

路由线53-1可包括将第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2和外围电路peri的输入/输出电路io-ckt电联接的多条数据线。在编程操作中,输入数据di可经由数据线从输入/输出电路io-ckt被传送到第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2。在读取操作中,输出数据do可经由数据线从第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2被传送到输入/输出电路io-ckt。

路由线53-1可包括将第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2和外围电路peri的控制逻辑ctrl电联接的多条高速缓存输入/输出控制信号线。从控制逻辑ctrl提供的高速缓存输入控制信号ics1至ics4和高速缓存输出控制信号ocs1至ocs4可经由高速缓存输入/输出控制信号线被传送到第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2。

路由线53-1可包括将第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2和外围电路peri的列解码器y-dec电联接的列解码信号线。从列解码器y-dec输出的列解码信号cdec可经由列解码信号线被传送到第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2。

路由线53-1可设置在设置有第一页面缓冲电路pb1-1至第四页面缓冲电路pb4-2、第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2和外围电路peri的底层与设置有存储单元阵列平面1至存储单元阵列平面4的顶层之间。

路由线53-1可沿第二方向cd从外围电路peri延伸到第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2,并且将第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2和外围电路peri电联接。如上所述,由于第二页面缓冲电路pb2-1、pb2-2和第三页面缓冲电路pb3-1、pb3-2设置在第一高速缓存缓冲器cb1-1至第四高速缓存缓冲器cb4-2与外围电路peri之间,因此路由线53-1可与第二页面缓冲电路pb2-1、pb2-2和第三页面缓冲电路pb3-1、pb3-2交叠。

第一平面平面1至第四平面平面4中的每一个平面可设置在与其对应的行解码器、页面缓冲电路、高速缓存缓冲器和开关电路上方。具体地,第一平面平面1可设置在第一行解码器x-dec1、第一开关电路sw1、第一页面缓冲电路pb1-1和pb1-2以及第一高速缓存缓冲器cb1-1和cb1-2上方。第二平面平面2可设置在第二行解码器x-dec2、第二开关电路sw2、第二页面缓冲电路pb2-1和pb2-2以及第二高速缓存缓冲器cb2-1和cb2-2上方。第三平面平面3可设置在第三行解码器x-dec3、第三开关电路sw3、第三页面缓冲电路pb3-1和pb3-2以及第三高速缓存缓冲器cb3-1和cb3-2上方。第四平面平面4可设置在第四行解码器x-dec4、第四开关电路sw4、第四页面缓冲电路pb4-1和pb4-2以及第四高速缓存缓冲器cb4-1和cb4-2上方。

输入/输出焊盘pad可在第一平面平面1至第四平面平面4的一侧上沿第二方向cd设置。虽然没有示出,但是输入/输出焊盘pad可经由多条布线与外围电路peri电联接。

图6和图7是例示图5中的部分a的放大平面图,图8是沿图7的线b-b'截取的截面图,并且图9是沿图7的线c-c'截取的截面图。

第一平面平面1至第四平面平面4可基本相同。第一页面缓冲电路pb1-1至第四页面缓冲电路pb4-2可基本相同。为了便于说明,仅对第二平面平面2和包括在第二页面缓冲电路中的子页面缓冲电路pb2-2进行说明。由于子页面缓冲电路pb2-2是包括在第二页面缓冲电路中的部件,所以在下面的描述中,为了便于说明,由附图标记pb2-2指定的部件将被称为第二页面缓冲电路。

为了简化说明,在图6中仅例示了包括特征53-1、53-2a和53-2b的第三底部布线层和第二平面平面2,并且在图7中仅例示了第二平面平面2和位线bl。

参照图6至图9,第二页面缓冲电路pb2-2可设置在基板10上。

第二平面平面2可设置在第二页面缓冲电路pb2-2上方。具有开口21的半导体层20可设置在第二页面缓冲电路pb2-2与第二平面平面2之间。更具体地,如从图8中更好地示出,半导体层20可设置在第三底部布线层与第二平面平面2之间。第二平面平面2可包括多条单元选通线gs1至gs6,所述多个单元选通线gs1至gs6中的每一个堆叠在半导体层20上。在下文中,为了便于说明,将单元选通线gs1至gs6定义为第一单元选通线gs1至第六单元选通线gs6。

第一单元选通线gs1至第六单元选通线gs6可沿第一方向rd延伸,并且可沿第二方向cd布置。

第一单元选通线gs1至第六单元选通线gs6中的每一条可包括堆叠在半导体层20上且彼此分隔开的单元选通导电层(cellgateconductivelayer)30(图8)。在单元选通导电层30当中,至少一个最下层可被用作源极选择晶体管的选择线,至少一个最上层可被用作漏极选择晶体管的选择线,并且选择线之间的导电层可被用作存储单元的字线。虽然未示出,但是第一介电层32可设置在单元选通导电层30之间以及半导体层20与单元选通导电层30的最下层之间。也就是说,单元选通导电层30和第一介电层32可交替堆叠。

第二平面平面2可包括设置在单元选通线gs1至gs6之间的至少两条介电线is1和is2。介电线is1和is2在第二方向cd上彼此分隔开。在所例示的实施方式中,介电线is1设置在单元选通线gs1与gs2之间,而介电线is2设置在单元选通线gs5与gs6之间。

介电线is1和is2中的每一个可包括交替堆叠的第二介电层40和第三介电层42。第二介电层40可设置在与单元选通导电层30相同的平面上,而第三介电层42可设置在与第一介电层32相同的平面上。第二介电层40和第三介电层42可具有不同的刻蚀选择比。例如,第三介电层42可由硅氧化物形成,而第二介电层40可由硅氮化物形成。

第一介电线is1和第二介电线is2可与半导体层20的开口21交叠。在半导体层20上,可形成穿过单元选通线gs1至gs6并与半导体层20电联接的垂直沟道层ch。垂直沟道层ch可包括多晶硅。在一个实施方式中,多晶硅可掺杂有杂质。在另一实施方式中,多晶硅可不掺杂杂质。

选择晶体管可形成在选择线和垂直沟道层ch彼此相交的位置,并且存储单元可形成在字线和垂直沟道层ch彼此相交的位置。通过这样的结构,可形成包括选择晶体管和经由垂直沟道层ch在选择晶体管之间串联联接的多个存储单元的单元串。

围绕垂直沟道层ch的外壁的栅极介电层(未示出)可形成在垂直沟道层ch与单元选通线gs1至gs6之间。栅极介电层可包括隧穿介电层、电荷存储层和阻挡介电层。隧穿介电层可包括硅氧化物、铪氧化物、铝氧化物、锆氧化物或钽氧化物。电荷存储层可包括硅氮化物、硼氮化物、硼硅氮化物(siliconboronnitride)或掺杂有杂质的多晶硅。阻挡介电层可包括由硅氧化物、硅氮化物、铪氧化物、铝氧化物、锆氧化物和钽氧化物当中的至少一种形成的单层或堆叠层。

沿第二方向cd延伸的多条位线bl可设置在第二平面平面2上方。位线bl可在基板10的整个区域上方沿第一方向rd以规则的间隔分隔开。位线bl可经由位线触头blc电联接到垂直沟道层ch。

包括特征51、52、53-1、53-2a和53-2b的多个底部布线层可形成在第二页面缓冲电路pb2-2与半导体层20之间。底部布线层可设置在不同层处。例如,底部布线层可包括设置在最下面的第一底部布线层51、包括路由线53-1和设置在最上面的接触焊盘53-2a/53-2b的第三底部布线层以及设置在第一底部布线层51与第三底部布线层之间的第二底部布线层52。

将高速缓存缓冲器和外围电路电联接的路由线53-1可设置在第一底部布线层至第三底部布线层当中的至少一个中。在参照附图描述的实施方式中,例示了路由线53-1设置在第三底部布线层中。

接触焊盘53-2a和53-2b可将第二页面缓冲电路pb2-2和位线bl电联接,并分别与位线bl对应。接触焊盘53-2a和53-2b可分别与对应的位线bl交叠。

接触焊盘53-2a和53-2b可被设置为关于沿第二方向cd间隔开的至少两条介电线(例如,is1和is2)分布。

第一接触焊盘53-2a和第二接触焊盘53-2b可被设置为与至少两条介电线交叠。例如,如图6所示,第一接触焊盘53-2a可与第一介电线is1交叠,而第二接触焊盘53-2b可与第二介电线is2交叠。

第一接触焊盘53-2a和第二接触焊盘53-2b可经由沿第三方向vd延伸的接触插头(contactplug)cp1和cp2电联接到对应的位线bl。接触插头cp1和cp2可包括第一接触插头cp1和第二接触插头cp2。第一接触插头cp1可在第一接触焊盘53-2a和对应的位线bl彼此交叠的区域处沿第三方向vd穿过第一介电线is1,并且将第一接触焊盘53-2a和对应的位线bl电联接。第一接触插头cp1可穿过半导体层20的与第一介电线is1交叠的开口21。

第二接触插头cp2可在第二接触焊盘53-2b和对应的位线bl彼此交叠的区域处沿第三方向vd穿过第二介电线is2,并且将第二接触焊盘53-2b和对应的位线bl电联接。第二接触插头cp2可穿过半导体层20的与第二介电线is2交叠的开口21。

第二页面缓冲电路pb2-2可经由第一底部布线触头61、第一底部布线层51、第二底部布线触头62、第二底部布线层52和第三底部布线触头63电联接到第一接触焊盘53-2a和第二接触焊盘53-2b中的对应的一个。

第一底部布线层51可经由第一底部布线触头61电联接到第二页面缓冲电路pb2-2。第一底部布线触头61可沿第三方向vd延伸,并且将第二页面缓冲电路pb2-2和第一底部布线层51电连接。第二底部布线层52可经由第二底部布线触头62电联接到第一底部布线层51。第二底部布线触头62可沿第三方向vd延伸,并且将第一底部布线层51和第二底部布线层52电联接。第一接触焊盘53-2a和第二接触焊盘53-2b可经由第三底部布线触头63电联接到第二底部布线层52。第三底部布线触头63可沿第三方向vd上延伸,并且将第二底部布线层52与第一接触焊盘53-2a和第二接触焊盘53-2b电联接。

路由线53-1可被形成为图6所示的弯曲图案,以穿过被设置为分别与不同的介电线is1和is2交叠的第一接触焊盘53-2a和第二接触焊盘53-2b之间。

为了进行论证,与所示实施方式不同,如果我们假设所有的接触焊盘53-2a和53-2b被设置为与相同的介电线交叠,则可用于布置路由线的空间会大幅减少。这是因为由于接触焊盘53-2a和53-2b出现在同一行中,难以确保在第一方向rd上的足够的空间。因此,不可能适当地设置所需的路由线53-1,或者换句话说,可布置的路由线53-1的数量会被大幅限制。因此,高速缓存缓冲器与外围电路之间的信号路由可能由于能容纳的有限数量的路由线而受到限制,这可能反过来导致数据处理量的减少和操作速度的降低。本发明尤其克服了这些限制。

在所例示的实施方式中,因为通过以分布式方式设置接触焊盘53-2a和53-2b以与至少两条介电线交叠来确保用于布置路由线53-1的更多空间,所以可充分地确保将高速缓存缓冲器和外围电路电联接的路由线53-1的数量增加。因此,在高速缓存缓冲器与外围电路之间的更大量的信号路由成为可能,并且因此可以增加被处理的数据量并提高操作速度。

目前为止,参照图1至图9描述的实施方式例示了包括在存储单元阵列中的平面仅沿第二方向cd布置的情况。然而,应当注意的是,本发明不限于此。

包括在存储单元阵列中的平面可沿着第一方向rd和第二方向cd中的每一个方向通过至少两个来布置。根据以下参照图10进行的描述,这样的实施方式将会变得更明显。

图10是例示根据实施方式的非易失性存储器件的平面图。

存储单元阵列可包括沿第二方向cd间隔开的第一组第一平面平面1至第四平面平面4,以及沿着第二方向cd间隔开的第二组第五平面平面5至第八平面平面8。

第一组平面和第二组平面可沿着第一方向rd间隔开。换句话说,存储单元阵列可包括沿着第一方向rd和第二方向cd被设置为2×4矩阵结构的第一平面平面1至第八平面平面8。

在第一平面平面1至第八平面平面8下方,可设置第一行解码器x-dec1至第八行解码器x-dec8、第一开关电路sw1至第八开关电路sw8、第一页面缓冲电路pb1至第八页面缓冲电路pb8以及第一高速缓存缓冲器cb1至第八高速缓存缓冲器cb8。沿第一方向rd延伸的外围电路peri可设置在基板(未示出)上。当从顶部观看时,外围电路可在平面平面2和平面3与平面平面6和平面7之间设置在中心。

第一行解码器x-dec1至第八行解码器x-dec8可分别与第一平面平面1至第八平面平面8对应。第一开关电路sw1至第八开关电路sw8可分别与第一平面平面1至第八平面平面8对应。第一页面缓冲电路pb1至第八页面缓冲电路pb8可分别与第一平面平面1至第八平面平面8对应。第一高速缓存缓冲器cb1至第八高速缓存缓冲器cb8可分别与第一平面平面1至第八平面平面8对应。

第一平面平面1至第八平面平面8中的每一个平面可与和其对应的行解码器x-dec、开关电路sw、页面缓冲电路pb和高速缓存缓冲器cb交叠。与同一平面对应的页面缓冲电路pb和高速缓存缓冲器cb可沿第二方向cd彼此相邻地设置。

第一开关电路sw1至第八开关电路sw8中的每一个可沿第一方向rd与和与其相同的平面对应的页面缓冲电路pb和高速缓存缓冲器cb相邻地设置。第一行解码器x-dec1至第八行解码器x-dec8中的每一个可沿第一方向rd与和与其相同的平面对应的页面缓冲电路pb和高速缓存缓冲器cb相邻地设置,且开关电路sw置于它们之间。

外围电路peri可沿第一方向rd以细长矩形形式延伸,所述细长矩形形式在第一方向上与平面在第一方向上的总长度延伸至同空间。

当从顶部观看时,第一页面缓冲电路pb1至第四页面缓冲电路pb4、第一高速缓存缓冲器cb1至第四高速缓存缓冲器cb4和外围电路peri可沿第二方向cd设置,并且设置成第一列。第五页面缓冲电路pb5至第八页面缓冲电路pb8、第五高速缓存缓冲器cb5至第八高速缓存缓冲器cb8和外围电路peri可沿第二方向cd设置,并且设置成第二列。

在第一高速缓存缓冲器cb1至第八高速缓存缓冲器cb8与外围电路peri之间,可设置至少一个页面缓冲电路。例如,第二页面缓冲电路pb2可设置在第一高速缓存缓冲器cb1和第二高速缓存缓冲器cb2与外围电路peri之间,第三页面缓冲电路pb3可设置在第三高速缓存缓冲器cb3和第四高速缓存缓冲器cb4与外围电路peri之间,第六页面缓冲电路pb6可设置在第五高速缓存缓冲器cb5和第六高速缓存缓冲器cb6与外围电路peri之间,第七页面缓冲电路pb7可设置在第七高速缓存缓冲器cb7和第八高速缓存缓冲器cb8与外围电路peri之间。

第一高速缓存缓冲器cb1至第八高速缓存缓冲器cb8以及外围电路peri可经由多条路由线53-1电联接。路由线53-1和与其相关联的结构与上文参照图4至图9所述的实施方式中的基本相同。因此,这里将省略相同构造的重复描述。

图11是示意性例示根据本发明的实施方式的包括非易失性存储器件620的存储系统600的简化框图。

参照图11,存储系统600可包括存储控制器610和非易失性存储器件620。

非易失性存储器件620可根据如上所述的本发明的实施方式进行构造和操作。存储控制器610可控制非易失性存储器件620。例如,非易失性存储器件620和存储控制器610的组合可被构造为存储卡或固态驱动器/硬盘(ssd)。

存储控制器610可包括经由内部总线电联接的静态随机存取存储器(sram)611、中央处理单元(cpu)612、主机接口(i/f)613、误差校正码(ecc)单元614和存储接口615。sram611可被用作cpu612的工作存储器。cpu612可执行用于存储控制器610的数据交换的一般控制操作。主机接口613可包括可与存储系统600联接的主机的数据交换协议。

ecc单元614可检测并校正在从非易失性存储器件620读出的数据中包含的误差。

存储接口615可与非易失性存储器件620交互(interface)。

虽然未示出,但是对于本领域技术人员来说显而易见的是,存储系统600还可设置有只读存储器(rom),该只读存储器(rom)存储用于与主机交互的代码数据。非易失性存储器件620可被设置为由多个闪存芯片构成的多芯片封装。

存储系统600可被用作具有低误差发生概率的高可靠性的存储介质。上述非易失性存储器件可被设置用于诸如固态驱动器/硬盘(ssd)的存储系统。存储控制器610可经由诸如通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连表达(pci-e)协议、串行高级技术附件(sata)协议、并行高级技术附件(pata)协议、小型计算机系统接口(scsi)协议、增强型小型磁盘接口(esdi)协议和集成设备电子(ide)协议等的各种接口协议中的一种与外部设备(例如,主机)进行通信。

图12是示意性例示根据本发明的实施方式的包括非易失性存储器件的计算系统700的简化框图。

参照图12,计算系统700可包括经由系统总线760电联接的存储系统710、微处理器(或cpu)720、随机存取存储器(ram)730、用户接口740和诸如基带芯片组的调制解调器750。在实施方式中,计算系统700可以是移动设备,在这种情况下,可附加设置用于提供计算系统700的工作电压的电池(未示出)。虽然附图中未示出,但是对于本领域技术人员来说显而易见的是,计算系统700还可包括应用芯片组、互补金属氧化物半导体(cmos)图像传感器(cis)、移动动态随机存取存储器(dram)等。存储系统710例如可被配置为使用非易失性存储器来存储数据的固态驱动器/硬盘(ssd)。也作为一个示例,存储系统710可作为融合式闪速存储器(例如,nand或nor闪存)被提供。

上述实施方式可通过设备和方法来实现。它们也可由执行与每个实施方式的配置对应的功能的程序或记录有该程序的记录介质来实现。这种实现可由实施方式所属领域的技术人员从上述实施方式的描述中容易地得出。

虽然出于说明的目的已经描述了各种实施方式,但是对于本领域技术人员而言将显而易见的是,在不脱离如所附权利要求限定的本发明的精神和范围的情况下,可进行各种改变和修改。

相关申请的交叉引用

本申请要求于2017年1月10日在韩国知识产权局提交的韩国专利申请no.10-2017-0003436的优先权,所述韩国专利申请的全部内容通过引用并入本文。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1