移位暂存器及其触控显示装置的制作方法

文档序号:13474240阅读:243来源:国知局
移位暂存器及其触控显示装置的制作方法

本发明是有关于一种移位暂存器,且特别是有关于一种移位暂存器及其触控显示装置。



背景技术:

为了迎合电子装置轻薄及高操控灵敏度的需求,内嵌式触控面板(in-celltouchpanel)已成为触控应用的重点产品。其中,内嵌式触控面板中的触控与显示部分为分时驱动,并且在触控扫描时,提供栅极信号的移位暂存器的状态会先维持原状。然而,由于内嵌式触控面板中的电荷容易流失,若移位暂存器的状态维持过久,则可能会引起操作失误,导致内嵌式触控面板的显示部分无法正常运作。因此,如何在触控扫描期间良好的维持移位暂存器的状态则成为设计移位暂存器的一个重点。



技术实现要素:

本发明提供一种移位暂存器及其触控显示装置,可在触控扫描期间对移位暂存器的内部端点进行充电,以避免移位暂存器无法正常运作。

本发明的移位暂存器,包括电压设定单元、驱动单元、第一控制单元、放电单元、第一补偿晶体管及第二补偿晶体管。电压设定单元接收第一栅极参考信号,以设定内部端点的端点电压。驱动单元耦接内部端点,而驱动单元接收端点电压及时脉信号,以提供栅极信号及驱动信号。第一控制单元耦接内部端点,接收第一低频时脉信号、端点电压及低电压,以提供第一控制信号。放电单元耦接第一控制单元以接收第一控制信号,并且依据第一控制信号对端点电压及栅极信号进行放电。第一补偿晶体管具有第一端、一控制端及第二端,其中第一端接收触控致能信号,控制端则耦接内部端点。第二补偿晶体管具有第一端、控制端及第二端,其中第一端耦接于第一补偿晶体管的第二端,控制端接收触控致能信号,而第二端则耦接于内部端点。

本发明的触控显示装置,包含显示面板、触控层及多级的移位暂存器。显示面板具有主动区与周边区。触控层位于主动区。多级的移位暂存器位于周边区,且耦接于显示面板,其中每级的移位暂存器可接收触控致能信号与第一时脉信号,且可输出当级栅极信号与当级驱动信号。每级的移位暂存器更包含电压设定单元、驱动单元、第一控制单元、放电单元、第一补偿晶体管及第二补偿晶体管。电压设定单元分别耦接于前二级栅极信号与前两级驱动信号。驱动单元耦接第一时脉信号,且输出当级栅极信号与当级驱动信号,其中电压设定单元与驱动单元通过一内部端点而耦接。控制单元耦接于内部端点,且输出控制信号。放电单元分别耦接于内部端点、控制单元与驱动单元,且接收控制信号。第一补偿晶体管具有一第一端、一控制端及一第二端,其中第一端耦接触控致能信号,控制端则耦接内部端点。第二补偿晶体管具有一第一端、一控制端及一第二端,其中第一端耦接于第一补偿晶体管的第二端,控制端耦接触控致能信号,而第二端则耦接于内部端点。

基于上述,本发明实施例的移位暂存器及其触控显示装置,在触控显示面板进行扫描时,第一补偿晶体管及第二补偿晶体管会导通,以对端点电压进行充电。藉此,可避免端点电压因时间而衰减,进而避免无法正常运作。

为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。

附图说明

图1为依据本发明一实施例的移位暂存器的系统示意图。

图2为依据本发明一实施例的移位暂存器的电路示意图。

图3为依据本发明另一实施例的移位暂存器的电路示意图。

图4为依据本发明一实施例的触控显示装置的系统示意图。

其中,附图标记:

100、200、300、sr:移位暂存器

110、110a、110b:电压设定单元

120、120a:驱动单元

130、130a、130b:放电单元

140、140a、140b:第一控制单元

150:第二控制单元

400:触控显示装置

405:触控显示面板

411:栅极电路

413:栅极线

415:驱动线

430:数据驱动电路

aa:主动区

c1:电容

g[1]~g[m]、g[n]、g[n-2]:栅极信号

hc1:时脉信号

k[n]:第一控制信号

lc1:第一低频时脉信号

lc2:第二低频时脉信号

nix:内部端点

p:像素

p[n]:第二控制信号

ph:周边区

q[n]:端点电压

st[1]~st[m]、st[n]、st[n-2]、st[n+2]、st[n+4]:驱动信号

t1~t37:晶体管

tc1:第一补偿晶体管

tc2:第二补偿晶体管

td1、td2:驱动晶体管

tp_en:触控致能信号

vss0、vss1:低电压

具体实施方式

以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。

图1为依据本发明一实施例的移位暂存器的系统示意图。请参照图1,在本实施例中,移位暂存器100包括电压设定单元110、驱动单元120、放电单元130、第一控制单元140、第一补偿晶体管tc1及第二补偿晶体管tc2。其中,电压设定单元110与驱动单元120通过内部端点nix而耦接。

电压设定单元110接收前二级栅极信号g[n-2](对应第一栅极参考信号)及前两级驱动信号st[n-2],以设定内部端点nix的端点电压q[n],其中n为一正整数。驱动单元120耦接内部端点nix,而驱动单元120接收端点电压q[n]及时脉信号hc1,以提供当级栅极信号g[n]及当级驱动信号st[n]。其中,电压设定单元110与驱动单元120通过内部端点nix而耦接。

第一控制单元140耦接内部端点nix,接收第一低频时脉信号lc1、端点电压q[n]及第一低电压vss0,以提供第一控制信号k[n]。放电单元130耦接第一控制单元140以接收第一控制信号k[n],并且耦接内部端点nix及驱动单元120以依据第一控制信号k[n]对端点电压q[n]及当级栅极信号g[n]进行放电。

第一补偿晶体管tc1的第一端接收触控致能信号tp_en,第一补偿晶体管tc1的控制端则耦接内部端点nix。第二补偿晶体管tc2的第一端耦接于第一补偿晶体管tc1的第二端,第二补偿晶体管tc2的控制端接收触控致能信号tp_en,而第二补偿晶体管tc2的第二端则耦接于内部端点nix。

依据上述,在触控显示面板进行扫描时,可致能触控致能信号tp_en(例如为高电平)。并且,当移位暂存器100被启动时,端点电压q[n]会为高电平。此时,第一补偿晶体管tc1及第二补偿晶体管tc2皆为导通,而致能的触控致能信号tp_en会通过导通的第一补偿晶体管tc1及第二补偿晶体管tc2对端点电压q[n]进行充电,避免端点电压q[n]因时间而衰减,进而避免无法正常运作。

在上述实施例中,电压设定单元110同时接收前二级栅极信号g[n-2]及前两级驱动信号st[n-2],但在某些实施例中,电压设定单元110可接收前二级栅极信号g[n-2]及前两级驱动信号st[n-2]的其中之一,此可依据电路设计而定,本发明实施例不以此为限。

图2为依据本发明一实施例的移位暂存器的电路示意图。请参照图1及图2,在本实施例中,移位暂存器200包括电压设定单元110a、驱动单元120a、放电单元130a、第一控制单元140a、第二控制单元150、第一补偿晶体管tc1及第二补偿晶体管tc2,其中相同或相似元件使用相同或相似标号。其中,第二控制单元150耦接内部端点nix,且接收第二低频时脉信号lc2、端点电压q[n]及第一低电压vss0,以提供第二控制信号p[n]。于本实施例中,第二低频时脉信号lc2为第一低频时脉信号lc1的反相信号,举例而言,当第一低频时脉信号lc1为高电平时,则第二低频时脉信号lc2为低电平;当第一低频时脉信号lc1为低电平时,则第二低频时脉信号lc2为高电平。

于图2的实施例中,电压设定单元110a包括晶体管t1~t3(对应第一晶体管至第三晶体管)。晶体管t1的第一端耦接于前二级栅极信号g[n-2],晶体管t1的控制端耦接于前二级驱动信号st[n-2]。晶体管t2的第一端耦接晶体管t1的第二端,晶体管t2的控制端接收前二级驱动信号st[n-2],晶体管t2的第二端耦接内部端点nix。晶体管t3的第一端耦接于晶体管t1的第二端,晶体管t3的第二端与控制端分别耦接于触控致能信号tp_en。

当前二级驱动信号st[n-2]及前二级栅极信号g[n-2]为高电平时,则晶体管t1及t2会同时导通,而为高电平的前二级栅极信号g[n-2]为高电平会对内部端点nix充电,亦即拉高端点电压q[n];当前二级驱动信号st[n-2]及前二级栅极信号g[n-2]为低电平时,则晶体管t1及t2会同时截止(不导通),而端点电压q[n]的状态与前二级栅极信号g[n-2]的电平无关。此外,当触控致能信号tp_en为高电平时,晶体管t1及t2的连接点的电压会被拉高,以抑制流经晶体管t1及t2的漏电流。

于图2的实施例中,驱动单元120a包括驱动晶体管td1~td2(对应第一驱动晶体管及第二驱动晶体管)及电容c1。驱动晶体管td1的第一端接收时脉信号hc1,驱动晶体管td1的控制端接收端点电压q[n],驱动晶体管td1的第二端提供当级栅极信号g[n]。驱动晶体管td2的第一端接收时脉信号hc1,驱动晶体管td2的控制端接收端点电压q[n],驱动晶体管td2的第二端提供当级驱动信号st[n]。电容c1耦接于驱动晶体管td1的控制端与第二端之间。

当端点电压q[n]为高电平时,则驱动晶体管td1及td2会同时导通,以分别输出时脉信号hc1而形成当级栅极信号g[n]及当级驱动信号st[n];当端点电压q[n]为低电平时,则驱动晶体管td1及td2会同时截止(不导通),此时当级栅极信号g[n]及当级驱动信号st[n]的电平与时脉信号hc1无关。

于图2的实施例中,第一控制单元140a包括晶体管t4~t7。晶体管t4的第一端接收第一低频时脉信号lc1,晶体管t4的控制端耦接晶体管t4的第一端,换言之,晶体管t4的第一端与控制端分别接收第一低频时脉信号lc1。晶体管t5的第一端耦接晶体管t4的第二端,晶体管t5的控制端接收端点电压q[n],晶体管t5的第二端接收第一低电压vss0。晶体管t6的第一端接收第一低频时脉信号lc1,晶体管t6的控制端耦接晶体管t4的第二端,晶体管t6的第二端提供第一控制信号k[n]。晶体管t7的第一端耦接晶体管t6的第二端,晶体管t7的控制端接收端点电压q[n],晶体管t7的第二端接收第一低电压vss0。

于本实施例中,第二控制单元150包括晶体管t20~t23。晶体管t20的第一端接收第二低频时脉信号lc2,晶体管t20的控制端耦接晶体管t20的第一端。晶体管t21的第一端耦接晶体管t20的第二端,晶体管t21的控制端接收端点电压q[n],晶体管t21的第二端接收第一低电压vss0。晶体管t22的第一端接收第二低频时脉信号lc2,晶体管t22的控制端耦接晶体管t20的第二端,晶体管t21的第二端提供第二控制信号p[n]。晶体管t23的第一端耦接晶体管t22的第二端,晶体管t23的控制端接收端点电压q[n],晶体管t23的第二端接收第一低电压vss0。

第二控制单元150的运作与第一控制单元140a的运作大致相同,其不同之处在于通过第一低频时脉信号lc1及第二低频时脉信号lc2而轮流驱动,亦即第一控制信号k[n]及第二控制信号p[n]会轮流为高电平。

于图2的实施例中,放电单元130a包括晶体管t8~t19。晶体管t8(对应第四晶体管)的第一端耦接内部端点nix,晶体管t8的控制端接收第一控制信号k[n],晶体管t8的第二端耦接当级驱动信号st[n]。晶体管t9(对应第五晶体管)的第一端耦接当级驱动信号st[n],晶体管t9的控制端接收第一控制信号k[n],晶体管t9的第二端接收第一低电压vss0。晶体管t10(对应第六晶体管)的第一端耦接当级栅极信号g[n],晶体管t10的控制端接收第一控制信号k[n],晶体管t10的第二端接收第一低电压vss0。

当第一控制信号k[n]为高电平时,则晶体管t8~t10会同时导通,以通过第一低电压vss0拉低端点电压q[n]及当级栅极信号g[n];当第一控制信号k[n]为低电平时,则晶体管t8~t10会同时截止(不导通),此时端点电压q[n]及当级栅极信号g[n]的电平与第一低电压vss0无关。

晶体管t11(对应第七晶体管)的第一端耦接内部端点nix,晶体管t11的控制端接收后二级驱动信号st[n+2](对应第二驱动参考信号)。晶体管t12(对应第八晶体管)的第一端接收晶体管t11的第二端,晶体管t12的控制端接收后二级驱动信号st[n+2],晶体管t12的第二端接收第一低电压vss0。晶体管t13(对应第九晶体管)的第一端耦接晶体管t11的第二端,晶体管t13的控制端及第二端接收触控致能信号tp_en。晶体管t14(对应第十晶体管)的第一端接收当级栅极信号g[n],晶体管t14的控制端接收后二级驱动信号st[n+2],晶体管t14的第二端接收第一低电压vss0。

当后二级驱动信号st[n+2]为高电平时,则晶体管t11、t12及t14会同时导通,以通过第一低电压vss0拉低端点电压q[n]及当级栅极信号g[n];当后二级驱动信号st[n+2]为低电平时,则则晶体管t11、t12及t14会同时截止(不导通),此时端点电压q[n]及当级栅极信号g[n]的电平与第一低电压vss0无关。此外,当触控致能信号tp_en为高电平时,晶体管t11及t12的连接点的电压会被拉高,以抑制流经晶体管t11及t12的漏电流。

晶体管t15(对应第十一晶体管)的第一端接收当级栅极信号g[n],晶体管t15的控制端接收触控致能信号tp_en,晶体管t15的第二端接收第一低电压vss0。晶体管t16(对应第十二晶体管)的第一端接收当级驱动信号st[n],晶体管t16的控制端接收触控致能信号tp_en,晶体管t16的第二端接收第一低电压vss0。

当触控致能信号tp_en为高电平时,则晶体管t15及t16会同时导通,以通过第一低电压vss0拉低当级栅极信号g[n]及当级驱动信号st[n];当触控致能信号tp_en为低电平时,则晶体管t15及t16会同时截止(不导通),此时当级栅极信号g[n]及当级驱动信号st[n]的电平与第一低电压vss0无关。

晶体管t17的第一端耦接内部端点nix,晶体管t17的控制端接收第二控制信号p[n],晶体管t17的第二端耦接当级驱动信号st[n]。晶体管t18的第一端接收当级驱动信号st[n],晶体管t18的控制端接收第二控制信号p[n],晶体管t18的第二端接收第一低电压vss0。晶体管t19的第一端接收当级栅极信号g[n],晶体管t19的控制端接收第二控制信号p[n],晶体管t19的第二端接收第一低电压vss0。

当第二控制信号p[n]为高电平时,则晶体管t17~t19会导通,以通过第一低电压vss0拉低端点电压q[n]及当级栅极信号g[n];当第二控制信号p[n]为低电平时,则晶体管t17~t19会截止(不导通),则端点电压q[n]及当级栅极信号g[n]的电平与第一低电压vss0无关。

在上述实施例中,移位暂存器200更包括第二控制单元150,但在部分实施例中,可省略第二控制单元150,并且放电单元130a可对应地省略晶体管t17~t19,此依据电路设计而定,本发明实施例不以此为限。

图3为依据本发明另一实施例的移位暂存器的电路示意图。请参照图1至图3,在本实施例中,移位暂存器300包括电压设定单元110b、驱动单元120a、放电单元130b、第一控制单元140b、第一补偿晶体管tc1及第二补偿晶体管tc2,其中相同或相似元件使用相同或相似标号。

于图3的实施例中,移位暂存器300的电压设定单元110b包括晶体管t24。晶体管t24的第一端及控制端耦接于前二级驱动信号st[n-2],晶体管t1的第二端耦接于内部端点nix。进一步来说,当前二级驱动信号st[n-2]为高电平时,则端点电压q[n]会被抬升;当前二级驱动信号st[n-2]为低电平时,则端点电压q[n]与前二级驱动信号st[n-2]无关。

于本实施例中,移位暂存器300的第一控制单元140b包括晶体管t25~t29。晶体管t25的第一端耦接第一控制信号k[n],晶体管t25的控制端接收前二级驱动信号st[n-2],晶体管t25的第二端接收第一低电压vss0。当前二级驱动信号st[n-2]为高电平时,第一控制信号k[n]受第一低电压vss0的影响而拉低;当前二级驱动信号st[n-2]为低电平时,第一控制信号k[n]与第一低电压vss0无关。晶体管t26的第一端接收时脉信号hc1,晶体管t26的控制端耦接晶体管t26的第一端,换言之,晶体管t26的第一端与控制端分别接收时脉信号hc1。晶体管t27的第一端耦接晶体管t26的第二端,晶体管t27的控制端接收当级驱动信号st[n],晶体管t27的第二端接收第二低电压vss1。晶体管t28的第一端接收时脉信号hc1,晶体管t28的控制端耦接晶体管t26的第二端,晶体管t28的第二端提供第一控制信号k[n]。晶体管t29的第一端耦接晶体管t28的第二端,晶体管t29的控制端接收当级驱动信号st[n],晶体管t29的第二端接收低电压vss1。

于本实施例中,移位暂存器300的放电单元130b包括晶体管t30~t37。晶体管t30的第一端耦接内部端点nix,晶体管t30的控制端接收第一控制信号k[n],晶体管t30的第二端接收第一低电压vss0。晶体管t31的第一端接收当级栅极信号g[n],晶体管t31的控制端接收第一控制信号k[n],晶体管t31的第二端接收第二低电压vss1。晶体管t32的第一端接收当级驱动信号st[n],晶体管t32的控制端接收第一控制信号k[n],晶体管t32的第二端接收第一低电压vss0。

当第一控制信号k[n]为高电平时,则晶体管t30~t32会同时导通,以通过第一低电压vss0及第二低电压vss1分别拉低端点电压q[n]、当级栅极信号g[n]及当级驱动信号st[n];当第一控制信号k[n]为低电平时,则晶体管t30~t32会截止(不导通),此时端点电压q[n]、当级栅极信号g[n]及当级驱动信号st[n]的电平与第一低电压vss0及第二低电压vss1无关。

于放电单元130b中,晶体管t33的第一端耦接内部端点nix,晶体管t33的控制端接收后四级驱动信号st[n+4],晶体管t33的第二端接收第一低电压vss0。当后四级驱动信号st[n+4]为高电平时,则晶体管t33会导通,以通过第一低电压vss0拉低端点电压q[n];当后四级驱动信号st[n+4]为低电平时,则晶体管t33会截止(不导通),则端点电压q[n]与第一低电压vss0无关。

晶体管t34的第一端耦接内部端点nix,晶体管t34的控制端接收后二级驱动信号st[n+2]。晶体管t35的第一端及控制端耦接晶体管t34的第二端,晶体管t35的第二端接收第一低电压vss0。另外,晶体管t36的第一端接收当级驱动信号st[n],晶体管t36的控制端接收后二级驱动信号st[n+2],晶体管t36的第二端接收第一低电压vss0。晶体管t37的第一端接收当级栅极信号g[n],晶体管t37的控制端接收后二级驱动信号st[n+2],晶体管t37的第二端接收第二低电压vss1。

当后二级驱动信号st[n+2]为高电平时,则晶体管t34~t37会同时导通,以通过第一低电压vss0及第二低电压vss1分别拉低端点电压q[n]、当级栅极信号g[n]及当级驱动信号st[n];当后二级驱动信号st[n+2]为低电平时,则晶体管t34~t37会截止(不导通),此时端点电压q[n]、当级栅极信号g[n]及当级驱动信号st[n]的电平与第一低电压vss0及第二低电压vss1无关。

于图3的实施例中,第二低电压vss1不同于第一低电压vss0。举例来说,第二低电压vss1可小于第一低电压vss0,此可依据电路设计而定,本发明实施例不以此为限。并且,通过提供多个不同电压电平的低电压,可避免晶体管处于负临界电压时部分的晶体管仍然正常运作。

图4为依据本发明一实施例的触控显示装置的系统示意图。请参照图4,在本实施例中,触控显示装置400包括触控显示面板405及数据驱动电路430,其中,触控显示面板405包括显示面板410、触控层(未绘示)与栅极电路411。显示面板410具有主动区aa与周边区ph,而触控层设置于主动区aa,栅极电路411设置于周边区ph。于本实施例中,显示面板410亦包含多个像素p、多个栅极线413及多个驱动线415,其中多个像素p位于主动区aa,可用来显示影像与触控感测所使用,且多个像素p可排列为阵列、蜂窝等形状以展现影像与感测的不同解析度,但本发明不以此为限。栅极电路411则包含多级的移位暂存器sr,每级移位暂存器sr可输出当级栅极信号(如g[1]~g[m])与当级驱动信号(如st[1]~st[m]),且分别通过栅极线413与驱动线415而传递于像素p。于本实施例中,移位暂存器sr可参照图1至图3所示移位暂存器100、200及300。

详言之,移位暂存器sr可接收触控致能信号tp_en与时脉信号hc1,进而输出对应的栅极信号与驱动信号,如栅极信号g[1]~g[m]及驱动信号st[1]~st[m],其中m为正整数。于本实施例中,数据驱动电路430位于周边区ph,且耦接于各像素p。当触控显示装置400于显示模式时,则通过栅极电路411启动各像素p,且藉由数据驱动电路430输入像素数据于各像素p,进而显示影像。当触控显示装置400于触控模式时,则触控致能信号tp_en会分别致能栅极电路411与数据驱动电路430,进而使各像素p感测触控信号。于本实施例的栅极电路411中,移位暂存器sr包含第一补偿晶体管tc1与第二补偿晶体管tc2,且第一补偿晶体管tc1与第二补偿晶体管tc2皆接收触控致能信号tp_en。如此一来,于触控模式时,受到触控致能信号tp_en的致能影响(如:触控致能信号tp_en为高电平),使得移位暂存器sr的端点电压q能持续为充电状态。因此,当进入显示模式中,移位暂存器sr输出的栅极信号g[n]能避免失误或漏电,确保触控显示装置400能够正常显示影像。于本实施例中,触控致能信号tp_en可由控制电路所提供,例如时序控制器。于图4的实施例中,栅极电路411位于主动区aa的单一侧边,即为单边驱动。但本发明不以此为限,可依不同驱动需求来安排,如栅极电路411位于主动区的相对两侧边,形成双边驱动。

综上所述,本发明实施例的移位暂存器及其触控显示装置,在触控显示面板进行扫描时,第一补偿晶体管及第二补偿晶体管会导通,以对端点电压进行充电。藉此,可避免端点电压因时间而衰减,进而避免无法正常运作。

虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利范围所界定者为准。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1