内存系统及感测装置的制作方法

本发明是有关于一种内存系统，特别是能够具有低耗能读取操作的内存系统。

背景技术

目前行动电子装置常被用来执行各种应用，例如看影片、照相、听音乐…等等。为了能够支持更多的应用，行动电子装置常需要大量的内存空间，因此如何使行动电子装置搭载大量的内存空间成为设计行动电子装置的关键的一。

然而，随着内存空间的成长，操作内存所需的电能也随着增加。举例来说，当更多的内存单元被嵌入在单一内存组(memorybank)时，内存组的每一条位线都会耦接至更多的内存单元。在此情况下，若欲经由一条位线从其中的一内存单元读出储存数据，则此内存单元所产生的读取电流就必须先对耦接至这条位线的其他内存单元的寄生电容进行充电，最终才能被判别读取。如此一来，读取电流会被减弱而不易判别，并且因为位在线的充电路径较长，导致读取速度降低。为解决此一问题，现有技术会使内存单元所产生的读取电流增强，然而，如此又将导致内存单元的耗能增加，而与行动电子装置的低耗能需求相抵触。

技术实现要素：

本发明的一实施例提供一种内存系统，内存系统包括第一内存组、第一路径选择器、第二内存组、第二路径选择器及感测装置。

第一内存组包括n条第一位线，n为大于1的正整数。第一路径选择器包括n个输入端、第一输出端及第二输出端。第一路径选择器的n个输入端耦接于n条第一位线。

第二内存组包括n条第二位线。第二路径选择器包括n个输入端、第一输出端及第二输出端。第二路径选择器的n个输入端耦接于所述n条第二位线。

感测装置包括第一内存组选择器、第二内存组选择器及差动感测放大器。第一内存组选择器具有耦接于第一路径选择器的第一输出端的第一输入端，耦接于第二路径选择器的第一输出端的第二输出端，及输出端。第二内存组选择器具有耦接于第一路径选择器的第二输出端的第一输入端，耦接于第二路径选择器的第二输出端的第二输出端，及输出端。差动感测放大器具有耦接于第一内存组选择器的输出端的第一输入端，耦接于第二内存组选择器的输出端的第二输入端。

在选定的第一位线的检测操作或边界读取操作期间，第一内存组选择器及第一路径选择器建立差动感测放大器的第一输入端及选定的第一位线之间的电性连接，且第二内存组选择器及第二路径选择器建立差动感测放大器的第二输入端及n条第二位线中的第二位线之间的电性连接。

附图说明

图1为本发明一实施例的内存系统的示意图。

图2为本发明一实施例的感测装置的示意图。

图3为图1的第一内存单元被选定进行读取操作时，内存系统的电流路径图。图4为图1的第一内存单元被选定进行检测操作或边界读取操作时，内存系统的电流路径图。

其中，附图标记说明如下：

10内存系统

100感测装置

mba第一内存组

mbb第二内存组

mca(1,1)至mca(m,n)第一内存单元

mcb(1,1)至mcb(m,n)第二内存单元

yp1第一路径选择器

yp2第二路径选择器

oa1、ob1、oa2、ob2输出端

bla1至blan第一位线

blb1至blbn第二位线

msa1第一组第一内存单元

msa2第二组第一内存单元

msb1第一组第二内存单元

msb2第二组第二内存单元

wla1至wlan、wlb1至wlbn字符线

112a第一内存组选择器

112b第二内存组选择器

112a1、112b1、112a2、112b2、输入端

sa1、sa2

114差动感测放大器

114a预充电电路

116参考电流源

118a第一感测选择器

118b第二感测选择器

iref参考电流

ir1、ir(n+1)读取电流

具体实施方式

图1为本发明一实施例的内存系统10的示意图。内存系统10包括第一内存组(memorybank)mba、第一路径选择器yp1、第二内存组mbb、第二路径选择器yp2及感测装置100。

第一内存组mba包括mxn个第一内存单元mca(1,1)至mca(m,n)，及n条第一位线bla至blan，其中m为正整数，n为大于1的正整数。每一条第一位线bla1至blan可耦接于mxn个第一内存单元mca(1,1)至mca(m,n)中的m个第一内存单元。第一路径选择器yp1包括n个输入端、第一输出端oa1及第二输出端oa2。第一路径选择器yp1的n个输入端分别耦接于n条第一位线bla至blan中对应的一条第一位线。

第二内存组mbb包括mxn个第二内存单元mcb(1,1)至mcb(m,n)，及n条第二位线blb至blbn。每一条第二位线blb1至blbn可耦接于mxn个第二内存单元mcb(1,1)至mcb(m,n)中的m个第二内存单元。第二路径选择器yp2包括n个输入端、第一输出端ob1及第二输出端ob2。第二路径选择器yp2的n个输入端分别耦接于n条第二位线bla至blan中对应的一条第二位线。

感测装置100耦接于第一路径选择器yp1的第一输出端oa1、第一路径选择器yp1的第二输出端oa2、第二路径选择器yp2的第一输出端ob1及第二路径选择器yp2的第一输出端ob2。感测装置100可感测所接收的电流的差异。藉由感测电流差异，便能够判别出第一内存单元mca(1,1)至mca(m,n)及第二内存单元mcb(1,1)至mcb(m,n)中所储存的数据。

在部分实施例中，第一内存组mba中每m个第一内存单元会耦接于同一字符线。举例来说，第一内存单元mca(1,1)至mca(1,n)可耦接于字符线wla1，而第一内存单元mca(m,1)至mca(m,n)可耦接于字符线wlam。在此情况下，第一内存单元mca(1,1)至mca(1,n)可同步被导通，而第一内存单元mca(m,1)至mca(m,n)也可同步被导通。

虽然每一条字符线wla1至wlam可平行地逐列设置，然而第一内存组mba的布局也可能根据系统需求而变动。举例来说，在部分实施例中，也可将多条字符线设置于相同一列，使得第一内存组mba的布局接近正方形，减少整体字符线及位线所需的绕线总长度。

此外，第一内存单元mca(1,1)至mca(m,n)可包括第一组第一内存单元msa1及第二组第一内存单元msa2，而储存在第一组第一内存单元msa1中的数据会与储存在第二组第一内存单元msa2中的数据互补。举例来说，若n为正偶数，而n为n/2，则第一组第一内存单元msa1可包括第一内存单元mca(1,1)至mca(m,n)而第二组第一内存单元msa2可包括第一内存单元mca(1,n+1)至mca(m,n)。若m≧j≧1且n≧k≧1，则其中第一内存单元mca(j,k)会与第一内存单元mca(j,n+k)相对应。也就是说，第一内存单元mca(j,k)中储存的数据会与第一内存单元mca(j,n+k)中储存的数据为互补。

在此情况下，在选定的第一内存单元，例如第一内存单元mca(1,1)的读取操作期间，除了选定的第一内存单元mca(1,1)会产生读取电流之外，储存数据与第一内存单元mca(1,1)的数据互补的第一内存单元mca(1,n+1)也会对应产生读取电流，因此感测装置100便能够藉由判读两股读取电流的差异来辨别选定的第一内存单元中所储存的数据。

由于储存在两个对应的第一内存单元mca(1,1)及mca(1,n+1)的数据为彼此互补，因此两个第一内存单元mca(1,1)及mca(1,n+1)所产生的读取电流也会相异。举例来说，若第一内存单元mca(1,1)为写入状态，而第一内存单元mca(1,n+1)为清除状态，则第一内存单元mca(1,1)可能不会产生读取电流，或仅产生微量的读取电流，而第一内存单元mca(1,n+1)则会产生足以辨识的读取电流。第一内存单元mca(1,1)及mca(1,n+1)所产生的电流间的差异能够让感测装置100更快速且更准确的判别储存信息。

相似地，第二内存组mbb可与第一内存组mba具有相同的结构，亦即第二内存组mbb中每m个第二内存单元可耦接于同一字符线。举例来说，第二内存单元mcb(1,1)至mcb(1,n)可耦接于字符线wlb1，而第二内存单元mcb(m,1)至mcb(m,n)可耦接于字符线wlbm。此外，第二内存单元mcb(1,1)至mcb(m,n)可包括第一组第二内存单元msb1及第二组第二内存单元msb2，而储存在第一组第二内存单元msb1中的数据会与储存在第二组第二内存单元msb2中的数据互补。

举例来说，第一组第二内存单元msb1可包括第二内存单元mcb(1,1)至mcb(m,n)而第二组第二内存单元msb2可包括第二内存单元mcb(1,n+1)至mcb(m,n)。其中第二内存单元mcb(j,k)会与第二内存单元mcb(j,n+k)相对应。也就是说，第二内存单元mcb(j,k)中储存的数据会与第二内存单元mcb(j,n+k)中储存的数据为互补。

在此情况下，为确保感测装置100能够感测选定内存单元及其对应的内存单元(例如第一内存单元mca(1,1)及其所对应的第一内存单元mca(1,n+1))所产生的电流差异，内存系统10可利用字符线wla1导通第一内存单元mca(1,1)至mca(1,n)，第一路径选择器yp1可进一步透过位线bla1至blan选择所需的第一内存单元mca(1,1)及第一内存单元mca(1,n+1)，而感测装置100便能够选择第一内存单元mca(1,1)及第一内存单元mca(1,n+1)所属的内存组。

图2为本发明一实施例的感测装置100的示意图。感测装置100包括第一内存组选择器112a、第二内存组选择器112b及差动感测放大器114。

第一内存组选择器112a具有第一输入端112a1、第二输入端112a2及输出端，第一内存组选择器112a的第一输入端112a1耦接于第一路径选择器yp1的第一输出端oa1，第一内存组选择器112a的第二输入端112a2耦接于第二路径选择器yp2的第一输出端ob1。第二内存组选择器112b具有第一输入端112b1、第二输入端112b2及输出端，第二内存组选择器112b的第一输入端112b1耦接于第一路径选择器yp1的第二输出端oa2，第二内存组选择器112b的第二输入端112a2耦接于第二路径选择器yp2的第二输出端ob2。差动感测放大器114具有第一输入端sa1及第二输入端sa2，差动感测放大器114的第一输入端sa1耦接于第一内存组选择器112a的输出端，差动感测放大器114的第二输入端sa2耦接于第二内存组选择器112b的输出端。

图3为第一内存单元mca(1,1)被选定进行读取操作时，内存系统10的电流路径图。在第一内存单元mca(1,1)的读取操作期间，第一路径选择器yp1可在第一路径选择器yp1中耦接至选定的第一内存单元mca(1,1)的输入端及第一输出端oa1之间建立电性连接，并可在第一路径选择器yp1中耦接至对应于第一内存单元mca(1,1)的第一内存单元mca(1,n+1)的输入端及第二输出端oa2之间建立电性连接。

第一内存组选择器112a可在第一内存组选择器112a的第一输入端112a1及第一内存组选择器112a的输出端之间建立电性连接。此外，第二内存组选择器112b可在第二内存组选择器112b的第一输入端112b1及第二内存组选择器112b的输出端之间建立电性连接。

如此一来，差动感测放大器114便能够接收第一内存单元mca(1,1)及mca(1,n+1)所产生的读取电流ir1及ir(n+1)，而透过感测读取电流ir1及ir(n+1)的差异就能够判断储存在第一内存单元mca(1,1)中的数据。此外，相似的操作原理也可以应用在读取第二内存组mbb的第二内存单元中的数据。

在部分实施例中，差动感测放大器114可包括预充电电路114a，预充电电路114a可在感测电流之前将差动感测放大器114的第一输入端sa1及第二输入端sa2预先充电至预定的电压，使得耦接至欲读取的两个对应内存单元的位线能够透过内存组选择器112a及112b及路径选择器被预充电至预定的电压，以确保维持感测的精确度及读取速度。

举例来说，预充电电路114a可包括第一n型晶体管及第二n型晶体管。第一n型晶体管具有汲极端及源极端，第一n型晶体管的汲极端耦接于提供预定电压的电压源，第一n型晶体管的源极端则耦接于差动感测放大器114的第一输入端sa1。第二n型晶体管具有汲极端及源极端，第二n型晶体管的汲极端耦接于可提供预定电压的电压源，第二n型晶体管的源极端则耦接于差动感测放大器114的第二输入端sa2。

然而，若充电电路114a是在内存单元mca(1,1)及mca(1,n+1)皆被导通且与内存单元mca(1,1)及mca(1,n+1)之间的电性连接也已建立的情况下进行预充电，则可能会产生漏电流。因此，为了减少漏电流，差动感测放大器114可在第一路径选择器yp1建立所需的电性连接之后进行预充电，而字符线wla1则可在预充电电路114a完成预充电并截止之后，再将选定的第一内存单元mca(1,1)及其对应的第一内存单元mca(1,n+1)导通。也就是说，第一内存单元mca(1,1)及mca(1,n+1)可在差动感测放大器114完成预充电之后才被导通，因此可避免在预充电的操作期间因产生短路路径而造成漏电。

然而，在部分实施例中，差动感测放大器114可为栓锁器型(latchtype)的放大器。在此情况下。差动感测放大器114可在第一路径选择器yp1建立所需的电性连接之后进行预充电，且字符线wla1可在差动感测放大器114进行预充电之前导通选定的第一内存单元mca(1,1)及对应的第一内存单元mca(1,n+1)。

由于感测装置100可感测第一路径选择器yp1的第一输出端oa1及第二输出端oa2的电流差异，又或是感测第二路径选择器yp2的第一输出端ob1及第二输出端ob2的电流差异，因此内存系统10可以利用感测装置100来判读储存在两个内存组mba及mbb中的信息。也就是说，在储存相同数据量的情况下，现有技术的内存系统须利用单一块大型的内存组，而内存系统10则可利用两块较小的内存组来实作。因此，在内存系统10中，每一条位在线所耦接的内存单元会较现有技术来得少，进而减少位在线的寄生电容并减少电能损耗。

再者，在部分实施例中，感测装置100可进一步感测第一路径选择器yp1的第一输出端oa1的电流、第一路径选择器yp1的第二输出端oa2的电流、第二路径选择器yp2的第一输出端ob1的电流及第二路径选择器yp2的第二输出端ob2的电流四者的一与参考电流的差异。举例来说，当内存系统10在写入操作或清除操作之后，执行检测操作以确认写入操作或清除操作是否正确执行时，又或是内存系统10在读取电流较小而不易判别的状况下，执行边界读取(marginread)操作以判读数据时，内存系统10都可能会需要将选定的内存单元产生的电流与参考电流相比较。

在图2中，感测装置100可另包括参考电流源116、第一感测选择器118a及第二感测选择器118b。感测电流源116可产生参考电流iref。第一感测选择器118a可耦接于感测电流源116及差动感测放大器114的第一输入端sa1。第二感测选择器118b可耦接于感测电流源116及差动感测放大器114的第二输入端sa2。在部分实施例中，感测选择器118a及118b可为模拟的多任务器或开关切换电路。

图4为第一内存单元mca(1,1)被选定进行检测操作或边界读取操作时，内存系统10的电流路径图。

在第一内存单元mca(1,1)的检测操作或边界读取操作期间，第一路径选择器yp1可在第一路径选择器yp1的n输入端中耦接于选定的第一内存单元mca(1,1)的输入端及第一路径选择器yp1的第一输出端oa1之间建立电性连接。第二路径选择器yp2可在第二路径选择器yp2的一输入端及第二路径选择器yp2的第二输出端ob2之间建立电性连接。第一内存组选择器112a可在第一内存组选择器112a的第一输入端112a1及第一内存组选择器112a的输出端之间建立电性连接。第二内存组选择器112b可在第二内存组选择器112b的第二输入端112b2及第二内存组选择器112b的输出端之间建立电性连接。此外，第二感测选择器118b可在参考电流源116及差动感测放大器114的第二输入端之间建立电性连接。

如此一来，差动感测放大器114便能接收到由第一内存单元mca(1,1)产生的读取电流ir1以及参考电流源116所产生的参考电流iref。

此外，虽然差动感测放大器114的第二输入端可接收参考电流iref而非第二内存单元mcb(1,1)至mcb(m,n)所产生的读取电流，然而第二内存组选择器112b及第二路径选择器yp2仍可建立对应的电性连接。透过第二内存组选择器112b及第二路径选择器yp2所建立的电性连接能够有助于提供匹配的等效电容。

举例来说，自差动感测放大器114经第一内存组选择器112a及第一路径选择器yp1至第一路径选择器yp1的输入端的路径的等效电容实质上可等于自差动感测放大器114经第二内存组选择器112b及第二路径选择器yp2至第二路径选择器yp2的输入端的路径的等效电容。因此，第一内存单元mca(1,1)所产生的读取电流与参考电流源116所产生的参考电流iref会具有相匹配的负载，藉以提升检测操作及边界读取操作的准确度。

此外，为减少漏电流，差动感测放大器114可在第一路径选择器yp1建立电性连接之后进行预充电，而字符线wla1则可在差动感测放大器114完成预充电之后将第一内存单元mca(1,1)导通。

然而，在部分实施例中，差动感测放大器114可为栓锁器型(latchtype)的放大器。在此情况下。差动感测放大器114可在第一路径选择器yp1建立所需的电性连接之后进行预充电，且字符线wla1可在差动感测放大器114进行预充电之前导通选定的第一内存单元mca(1,1)。

利用感测选择器118a及118b，差动感测放大器114就能够在检测操作期间或边界读取操作期间接收参考电流iref，而不会在图3的读取操作期间接收参考电流iref。

综上所述，本发明的实施例所提供的内存系统及感测装置能够感测相异内存组的读取电流，因此能够减少单一位在线的内存单元数量。如此一来，内存系统便能以较低的读取电流操作。此外，当执行检测操作或边界读取操作时，内存系统及感测装置也能够提供匹配的负载，以提升操作的准确度。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。