一种非易失三维存储器的控制电路的制作方法

本发明涉及半导体集成电路的非易失存储器技术领域，更具体地说，尤其涉及一种非易失三维存储器的控制电路。

背景技术：

随着科学技术的不断发展，各种各样的存储器已广泛应用于人们的日常生活以及工作中。

基于三维存储器，参考图1，其中，n为大于1的正整数，由于三维存储器的结构以及工艺制造原因，其相邻字线wl之间存在较大的寄生电容cp，在读写过程中，各个字线可能被多个电压产生器偏置到不同电压，且偏置电压改变的起始时间各不相同，如图2所示，如果某条字线wln已达到目标电压后，相邻wln+1或wln-1的电压发生改变时，wln将因为电压耦合效应而偏离目标电压δvn，且需要一定的恢复时间δt，才可以再次恢复到目标电压δvn。

那么，如何解决三维存储器各层wl电压的耦合问题，是本领域技术人员亟待解决的问题。

技术实现要素：

为解决上述问题，本发明提供了一种非易失三维存储器的控制电路，防止三维存储器工艺偏差和偏置电压控制时序导致的字线电压耦合问题，大幅度缩短了字线电压稳定时间，显著提高了三维存储器的读写效率。

为实现上述目的，本发明提供如下技术方案：

一种非易失三维存储器的控制电路，所述控制电路包括：电压生成电路、电平检测电路、充电电路以及放电电路；

其中，所述电压生成电路用于为所述三维存储器提供可变字线输入电压；

所述充电电路用于为所述三维存储器字线进行充电；

所述放电电路用于为所述三维存储器进行放电；

所述电平检测电路用于检测所述三维存储器中的字线电压是否偏离字线目标输出电压，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器通过所述充电电路进行充电，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器通过所述放电电路进行放电。

优选的，在上述控制电路中，所述控制电路还包括：

可控制目标电压生成电路，所述可控制目标电压生成电路与所述电压生成电路的输入端连接，用于产生所述三维存储器的字线目标输出电压。

优选的，在上述控制电路中，所述电压生成电路包括：运算放大器、p型场效应管、第一电阻以及第二电阻；

其中，所述运算放大器的反向输入端与所述可控制目标电压生成电路的输入端连接，所述运算放大器的正向输入端与所述第二电阻的一端连接，所述运算放大器的输出端与所述p型场效应管的栅极连接，所述p型场效应管的源极与电压输出端连接，所述p型场效应管的漏极分别与所述第二电阻的另一端以及所述三维存储器的字线电压输入端连接，所述第一电阻的一端与所述第二电阻的一端连接，所述第一电阻的另一端接地连接。

优选的，在上述控制电路中，所述第一电阻为可变电阻。

优选的，在上述控制电路中，所述电压生成电路还包括：第三电阻；

其中，所述第三电阻的一端与所述第二电阻的一端连接，所述第三电阻的另一端分别与所述运算放大器的正向输入端以及所述第一电阻的一端连接。

优选的，在上述控制电路中，所述电平检测电路包括：电压比较器；

其中，所述电压比较器的正向输入端与所述第二电阻的一端连接，所述电压比较器的反向输入端与所述可控制目标电压生成电路的输出端连接，所述电压比较器的输出端与所述放电电路连接。

优选的，在上述控制电路中，所述电平检测电路包括：电压比较器；

其中，所述电压比较器的正向输入端与所述第三电阻的一端连接，所述电压比较器的反向输入端与所述可控制目标电压生成电路的输出端连接，所述电压比较器的输出端与所述放电电路连接。

优选的，在上述控制电路中，所述放电电路包括：可调电流源；

其中，所述可调电流源的一端与所述电压比较器的输出端连接，所述可调电流源的另一端与所述p型场效应管的漏极连接。

通过上述描述可知，本发明提供的一种非易失三维存储器的控制电路，所述控制电路包括：电压生成电路、电平检测电路、充电电路以及放电电路；其中，所述电压生成电路用于为所述三维存储器字线提供电压；所述充电电路用于为所述三维存储器字线进行充电；所述放电电路用于为所述三维存储器字线进行放电；所述电平检测电路用于检测所述三维存储器中的字线电压是否偏离字线目标输出电压，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器通过所述充电电路进行充电，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器通过所述放电电路进行放电。

该控制电路通过电平检测电路、充电电路以及放电电路有效消除了三维存储器字线电压扰动，防止三维存储器工艺偏差和偏置电压控制时序导致的字线电压耦合问题，大幅度缩短了字线电压稳定时间，显著提高了三维存储器的读写效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为一种三维存储器的结构示意图；

图2为一种三维存储器字线电压变化原理示意图；

图3为本发明实施例提供的一种非易失三维存储器的控制电路的结构示意图；

图4为本发明实施例提供的另一种非易失三维存储器的控制电路的结构示意图；

图5为本发明实施例提供的又一种非易失三维存储器的控制电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参考图3，图3为本发明实施例提供的一种非易失三维存储器的控制电路的结构示意图。

所述控制电路包括：电压生成电路11、电平检测电路12、充电电路13以及放电电路14；其中，所述电压生成电路11用于为所述三维存储器字线提供电压，所述充电电路13用于为所述三维存储器字线进行充电，所述放电电路14用于为所述三维存储器字线进行放电，所述电平检测电路12用于检测所述三维存储器中的字线电压是否偏离字线目标输出电压，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器字线通过所述充电电路13进行充电，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器字线通过所述放电电路14进行放电。

该控制电路通过电平检测电路12、充电电路13以及放电电路14有效消除了三维存储器字线电压扰动，防止三维存储器工艺偏差和偏置电压控制时序导致的字线电压耦合问题，大幅度缩短了字线电压稳定时间，显著提高了三维存储器的读写效率。

进一步的，如图1所示，所述控制电路还包括：

可控制目标电压生成电路15，所述可控制目标电压生成电路15与所述电压生成电路11的输入端连接，用于产生所述三维存储器的字线目标输出电压。

具体的，所述可控制目标电压生成电路15采用电阻分压串、开关以及译码器构成，用于向所述电压生成电路11生成可以调节的字线目标输出电压。

进一步的，如图1所示，所述电压生成电路11包括：运算放大器、p型场效应管、第一电阻r1以及第二电阻r2。

其中，所述运算放大器的反向输入端与所述可控制目标电压生成电路15的输入端连接，所述运算放大器的正向输入端与所述第二电阻r2的一端连接，所述运算放大器的输出端与所述p型场效应管的栅极连接，所述p型场效应管的源极与电压输出端vcc连接，所述p型场效应管的漏极分别与所述第二电阻r2的另一端以及所述三维存储器的字线电压输入端连接，所述第一电阻r1的一端与所述第二电阻r2的一端连接，所述第一电阻r1的另一端接地连接。

可选的，如图4所示，所述第一电阻r1为可变电阻，那么，可以通过改变字线目标输出电压进而改变所述电压生成电路11向所述三维存储器字线的输出电压，也可以通过调节所述第一电阻r1的阻值进而改变所述电压生成电路11向所述三维存储器字线的输出电压。

具体的，所述电压生成电路11作为字线目标输出电压的缓冲器，通过调节所述第一电阻r1以及所述第二电阻r2实现电压增益调节，其电压增益为(r1+r2)/r1，那么所述电压生成电路11向所述三维存储器字线的输出电压为vout＝vin×(r1+r2)/r1。

如图3所示，所述控制电路中的反馈电压vfb1＝vout×r1/(r1+r2)，通过比较反馈电压vfb1和字线目标输出电压vin之间的关系，进而控制放电电路与充电电路的工作状态，在起始状态时，反馈电压vfb1与字线目标输出电压vin相等。

需要说明的是，所述充电电路13与所述电压生成电路11共用所述p型场效应管，依据所述运算放大器的输出信号，控制所述p型场效应管的工作状态，当vctrl为低电平时，所述p型场效应管导通，用于为所述三维存储器中相关字线进行充电。

进一步的，如图3所示，所述电平检测电路12包括：电压比较器。

其中，所述电压比较器的正向输入端与所述第二电阻r2的一端连接，所述电压比较器的反向输入端与所述可控制目标电压生成电路15的输出端连接，所述电压比较器的输出端与所述放电电路14连接。

具体的，为了防止三维存储器字线电压在字线目标输出电压附近时，由于充电电路13与放电电路14交替工作导致的振荡问题，所述电平检测电路12可采用滞回电压比较器，其滞回电压的取值将由三维存储器的最大字线耦合串扰电压决定。

如图4所示，当反馈电压vfb1低于所述字线目标输出电压vin时，vctrl为低电平时，所述p型场效应管导通，即所述充电电路13处于工作状态，用于为所述三维存储器中相关字线进行充电；所述电平检测电路12中的电压比较器输出低电平，控制所述放电电路14处于关闭状态，不进行放电操作。

当反馈电压vfb1高于所述字线目标输出电压vin时，vctrl为高电平，所述p型场效应管截至，即所述充电电路13处于关闭状态，不进行充电操作；所述电平检测电路12中的电压比较器输出高电平，控制所述放电电路14处于导通状态，进行放电操作，直至三维存储器中的相关字线电压被放电至字线目标输出电压为止。

并且，所述充电电路13以及所述放电电路14不会出现同时导通的情况，在充电过程中，放电电路14保持关闭状态，在放电过程中，充电电路13保持关闭状态，极大程度的节省功耗。

进一步的，如图4所示，所述放电电路14包括：可调电流源。

其中，所述可调电流源的一端与所述电压比较器的输出端连接，所述可调电流源的另一端与所述p型场效应管的漏极连接。

具体的，由于三维存储器的字线物理结构可等效为分布式rc网络，且时间常数rc和寄生电容cp较大，因此任意一条字线电压上升或降低的速度有限，因此耦合串扰电压也存在一定的上升时间或降低时间。当充电电路和放电电路的充电速度或放电速度远大于字线耦合电压改变速度且充放电能力大于相关耦合电荷量时，串扰电压将被完全抑制。

为了防止放电能力过快导致三维存储器字线电压过放电，使字线电压快速低于字线目标输出电压而造成充电电路与放电电路之间交替产生振荡问题，那么放电电路的放电电流大小需要可以控制，因此所述放电电路采用可调电流源实现。

基于本发明上述实施例，在本发明另一实施例中，如图5所示，所述电压生成电路11还包括：第三电阻r3。

其中，所述第三电阻r3的一端与所述第二电阻r2的一端连接，所述第三电阻r3的另一端分别与所述运算放大器的正向输入端以及所述第一电阻r1的一端连接。

具体的，所述第三电阻r3的阻值远小于所述第二电阻r2的阻值。

所述电平检测电路12包括：电压比较器。

其中，所述电压比较器的正向输入端与所述第三电阻的一端连接，所述电压比较器的反向输入端与所述可控制目标电压生成电路15的输出端连接，所述电压比较器的输出端与所述放电电路14连接。

具体的，由于所述电压比较器存在失调电压，为防止三维存储器中字线电压在充电接近字线目标输出电压时，放电电路被意外打开，因此设置所述第三电阻r3。

由于所述第三电阻r3的阻值远小于所述第二电阻r2的阻值，那么vfb2略高于vfb1，可以有效防止放电电路由于工艺失配或噪声干扰而造成错误启动。

基于此，通过比较vfb2和字线目标输出电压vin之间的关系，进而控制放电电路与充电电路的工作状态，在起始状态时，反馈电压vfb1与字线目标输出电压vin相等，也可以相当于vfb2与字线目标输出电压vin相等。

当vfb2低于所述字线目标输出电压vin时，即vfb1低于所述字线目标输出电压vin，vctrl为低电平时，所述p型场效应管导通，即所述充电电路13处于工作状态，用于为所述三维存储器中相关字线进行充电；所述电平检测电路12中的电压比较器输出低电平，控制所述放电电路14处于关闭状态，不进行放电操作。

当vfb2高于所述字线目标输出电压vin时，即vfb1高于所述字线目标输出电压vin，vctrl为高电平，所述p型场效应管截至，即所述充电电路13处于关闭状态，不进行充电操作；所述电平检测电路12中的电压比较器输出高电平，控制所述放电电路14处于导通状态，进行放电操作，直至三维存储器中的相关字线电压被放电至目标电压为止。

通过上述描述可知，该控制电路通过电平检测电路、充电电路以及放电电路，通过检测所述控制电路中反馈电压与字线目标输出电压之间的大小关系，判断三维存储器中相关字线电压是否偏离字线目标输出电压。若反馈电压低于字线目标输出电压时，充电电路导通，用于为三维存储器中相关字线进行充电直至达到字线目标输出电压为止；若反馈电压高于字线目标输出电压时，放电电路导通，用于为三维存储器中相关字线进行放电直至达到字线目标输出电压为止。

并且充电电路与放电电路为两个独立的电路结构，分别进行充电操作和放电操作。

该控制电路有效消除了三维存储器字线电压扰动，防止三维存储器工艺偏差和偏置电压控制时序导致的字线电压耦合问题，大幅度缩短了字线电压稳定时间，显著提高了三维存储器的读写效率。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。