本发明涉及一种驱动电路，且特别涉及一种运用于非易失性存储器的驱动电路。
背景技术：
众所周知，非易失性存储器可在电源消失之后，仍可保存数据，因此非易失性存储器已经广泛的运用于电子产品中。再者，非易失性存储器中包括多个非易失性存储器胞(non-volatilecell)排列而成非易失性存储器胞阵列(non-volatilecellarray)，而每个非易失性存储器胞中皆包含一浮动栅晶体管(floatinggatetransistor)。
请参照图1，其所绘示为易失性存储器示意图。非易失性存储器中包括一非易失性存储器胞阵列110与一驱动电路(drivingcircuit)120。其中，驱动电路120连接至非易失性存储器胞阵列110，且驱动电路120可在各种运作模式下提供各种驱动信号out至非易失性存储器胞阵列110。
举例来说，根据非易失性存储器胞阵列的运作模式，驱动电路120提供适当的驱动信号out来操控非易失性存储器胞阵列110进行读取运作(readoperation)或者编程运作(programoperation)。
技术实现要素：
本发明的主要目的是提出一种非易失性存储器中的驱动电路，可在高温的环境下，稳定地提供驱动信号至非易失性存储器胞阵列。
本发明涉及一种驱动电路，包括：一第一晶体管，其源极与体极连接至一第一供应电压，漏极连接至一节点a1、栅极连接至一节点b1或一节点b2；一第二晶体管，其源极与体极连接至该第一供应电压，漏极连接至该节点b1、栅极连接至一节点a1或一节点a2；一第三晶体管，其源极连接至一第二供应电压，体极连接至该第一供应电压或该节点a1，漏极与栅极连接至该节点a1；一第四晶体管，其源极连接至该第二供应电压，体极连接至该第一供应电压或该节点b1，漏极与栅极连接至该节点b1；一第五晶体管，其源极与体极连接至该节点a1，栅极连接至该第二供应电压、漏极连接至该节点a2；一第六晶体管，其源极与体极连接至该节点b1，栅极连接至该第二供应电压、漏极连接至该节点b2；其中，该节点b2产生一驱动信号；一第七晶体管，其源极与体极连接至该节点a2，栅极连接至一第三供应电压、漏极连接至一节点a3；一第八晶体管，其源极与体极连接至该节点b2，栅极连接至该第三供应电压、漏极连接至一节点b3；一第九晶体管，其漏极连接至该节点a3、栅极连接至一第四供应电压、源极连接至一节点a4、体极连接至一第五供应电压，其中该第四供应电压异于该第三供应电压；一第十晶体管，其漏极连接至该节点b3、栅极连接至该第四供应电压、源极连接至一节点b4、体极连接至该第五供应电压；一第十一晶体管，其漏极连接至该节点a4、栅极接收一输入信号、源极与体极连接至该第五供应电压；一第十二晶体管，其漏极连接至该节点b4、栅极接收一反相的输入信号、源极连接至一第六供应电压、体极连接至该第五供应电压；一第一偏压电路，连接至该节点a2；以及一第二偏压电路，连接至该节点b2。
本发明涉及一种驱动电路，包括：一第一驱动器，包括：一第一晶体管，其源极与体极连接至一第一供应电压，漏极连接至一节点a1、栅极连接至一节点b1或一节点b2；一第二晶体管，其源极与体极连接至该第一供应电压，漏极连接至该节点b1、栅极连接至一节点a1或一节点a2；一第三晶体管，其源极连接至一第二供应电压，体极连接至该第一供应电压或该节点a1，漏极与栅极连接至该节点a1；一第四晶体管，其源极连接至该第二供应电压，体极连接至该第一供应电压或该节点b1，漏极与栅极连接至该节点b1；一第五晶体管，其源极与体极连接至该节点a1，栅极连接至该第二供应电压、漏极连接至该节点a2；一第六晶体管，其源极与体极连接至该节点b1，栅极连接至该第二供应电压、漏极连接至该节点b2；一第七晶体管，其源极与体极连接至该节点a2，栅极连接至一第三供应电压、漏极连接至一节点a3；一第八晶体管，其源极与体极连接至该节点b2，栅极连接至该第三供应电压、漏极连接至一节点b3；一第九晶体管，其漏极连接至该节点a3、栅极连接至一第四供应电压、源极连接至一节点a4、体极连接至一第五供应电压，其中该第四供应电压异于该第三供应电压；一第十晶体管，其漏极连接至该节点b3、栅极连接至该第四供应电压、源极连接至一节点b4、体极连接至该第五供应电压；一第十一晶体管，其漏极连接至该节点a4、栅极接收一输入信号、源极与体极连接至该第五供应电压；一第十二晶体管，其漏极连接至该节点b4、栅极接收一反相的输入信号、源极连接至一第六供应电压、体极连接至该第五供应电压；一第一偏压电路，连接至该节点a2；以及一第二偏压电路，连接至该节点b2；一第一切换电路，连接于该节点b2与一第一输出端之间；以及一第二驱动器，连接于该第一输出端，且该第一输出端产生一第一输出信号。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明
图1所所绘示为易失性存储器示意图。
图2所绘示为本发明的第一实施例非易失性存储器的驱动电路。
图3a所绘示为本发明的第二实施例运用于非易失性存储器的驱动电路。
图3b所绘示为本发明第二实施例中的第一偏压电路。
图3c所绘示为本发明第二实施例中的第二偏压电路。
图4a所绘示为本发明的第三实施例运用于非易失性存储器的驱动电路。
图4b所绘示为本发明第三实施例中的第三偏压电路。
图4c所绘示为本发明第三实施例中的第四偏压电路。
图4d所绘示为本发明第三实施例驱动电路运作于各种操作状态时的真值表。
【符号说明】
110：非易失性存储器胞阵列
120、200、300：驱动电路
310、320、430、440：偏压电路
400、460、465：驱动器
450、455：切换电路
具体实施方式
请参照图2，其所绘示为本发明的第一实施例非易失性存储器的驱动电路。驱动电路200可提供一驱动信号out至非易失性存储器胞阵列(未绘示)。
驱动电路200包括：包括多个p型晶体管m1～m8，以及多个n型晶体管m9～m12。其中，晶体管m1～m4的体极(bodyterminal)连接至第一供应电压vpp1，晶体管m9～m12的体极连接至第五供应电压vnn，第一供应电压vpp1有最高的电压值，第五供应电压vnn有最低的电压值。
晶体管m1源极连接至第一供应电压vpp1、栅极连接至节点b2、漏极连接至节点a1；晶体管m2源极连接至第一供应电压vpp1、栅极连接至节点a2、漏极连接至节点b1；晶体管m3源极连接至第二供应电压vpp2、栅极与漏极连接至节点a1；晶体管m4源极连接至第二供应电压vpp2、栅极与漏极连接至节点b1。
另外，第一实施例的晶体管m3与晶体管m4的体极连接至连接至第一供应电压vpp1。在此领域的技术人员也可以将晶体管m3的体极连接至节点a1，并将晶体管m4的体极连接至节点b1，以降低体极效应(bodyeffect)。
另外，第一实施例的晶体管m1与晶体管m2的栅极分别连接至节点b2与节点a2。在此领域的技术人员也可以将晶体管m1的栅极连接至节点b1，并将晶体管m2的栅极连接至节点a1。如此，晶体管m1与晶体管m2的栅极与源极之间的电压差(voltagedifference)会比第一实施例中晶体管m1与晶体管m2的栅极与源极之间的电压差还要小，以确定晶体管m1与晶体管m2可以操作在安全运作区(safeoperationarea，soa)的保护范围。
晶体管m5源极与体极连接至节点a1、栅极连接至第二供应电压vpp2、漏极连接至节点a2；晶体管m6源极与体极连接至节点b1、栅极连接至第二供应电压vpp2、漏极连接至节点b2；其中，第二供应电压vpp2小于等于第一供应电压vpp1，且节点b2可产生驱动信号out。
再者，晶体管m7源极与体极连接至节点a2、栅极连接至第三供应电压vpp3、漏极连接至节点a3；晶体管m8源极与体极连接至节点b2、栅极连接至第三供应电压vpp3、漏极连接至节点b3；其中，第三供应电压vpp3小于等于第二供应电压vpp2。
晶体管m9漏极连接至节点a3、栅极连接至第四供应电压vpp4、源极连接至节点a4；晶体管m10漏极连接至节点b3、栅极连接至第四供应电压vpp4、源极连接至节点b4；晶体管m11漏极连接至节点a4、栅极连接至输入信号in、源极连接至第五供应电压vnn；晶体管m12漏极连接至节点b4、栅极连接至反相的输入信号inb、源极连接至第六供应电压vpr。其中，第六供应电压vpr小于等于第三供应电压vpp3，且第六供应电压vpr大于等于第五供应电压vnn。
当驱动电路200在运作时，在某些状况下会造成节点a2或者节点b2呈现浮接状态(floating)。举例来说，在节点b2呈现浮接状态时，晶体管m6的源极与漏极之间的电压差(voltagedifference)可能超过其安全运作区(safeoperationarea，简称soa)。同理，晶体管m1的源极与栅极之间的电压差也可能超过其安全运作区。另外，当晶体管m1与晶体管m6超过安全运作区后，会导致漏电流(leakagecurrent)增加，进而影响供应电压与驱动信号out，并使得非易失性存储器胞阵列无法正常运作。再者，所谓的安全运作区(soa)的定义为晶体管在运作的过程中不会造成自我损伤(self-damage)的电压状况。根据安全运作区(soa)的规格书，晶体管的源极与漏极之间的电压差vds_soa必须小于等于8.5v，晶体管的栅极与源极之间的电压差vgs_soa必须小于等于11.5v。
请参照图3a，其所绘示为本发明的第二实施例运用于非易失性存储器的驱动电路。与第一实施例的差异在于，第二实施例的驱动电路300中，增加一第一偏压电路310与第二偏压电路320分别连接至节点a2与b2。
相同地，第二实施例的驱动电路中，晶体管m3的体极也可改连接至节点a1，晶体管m4的体极也可改连接至节点b1，以降低体极效应(bodyeffect)。
另外，晶体管m1的栅极也可改连接至节点b1，晶体管m2的栅极也可改连接至节点a1。如此，晶体管m1与晶体管m2的栅极与源极之间的电压会比第二实施例中晶体管m1与晶体管m2的栅极与源极之间的电压差还要小，以确定晶体管m1与晶体管m2可以操作在安全运作区(soa)的保护范围。
根据本发明的第二实施例，第一供应电压vpp1为为非易失性存储器的编程电压(programvoltage)，第六供应电压vpr为非易失性存储器的读取电压，第二供应电压vpp2不大于两倍的vds_soa，第三供应电压vpp3不大于vgs_soa。举例来说，第一供应电压vpp1为21v，第二供应电压vpp2为17v(2×8.5v)，第三供应电压vpp3为11.5，第四供应电压vpp4为4.5v，第五供应电压vnn为0v，第六供应电压vpr为1.5v。
请参照图3b，其所绘示为本发明第二实施例中的第一偏压电路。请参照图3c，其所绘示为本发明第二实施例中的第二偏压电路。
如图3b所示，第一偏压电路310：包括n型晶体管m13与p型晶体管m14。晶体管m13漏极连接至节点a2，栅极接收第一特定电压vm1；以及，晶体管m14源极连接至晶体管m13源极，栅极接收反相的输入信号inb，漏极接收第二特定电压vn1。根据本发明的实施例，第二特定电压vn1小于等于第一特定电压vm1。例如，第一特定电压vm1与第二特定电压vn1皆为vds_soa(8.5v)。
如图3c所示，第二偏压电路320：包括n型晶体管m15与p型晶体管m16。晶体管m15漏极连接至节点b2，栅极接收第三特定电压vm2；以及，晶体管m16源极连接至晶体管m15源极，栅极接收输入信号in，漏极接收第四特定电压vn2。根据本发明的实施例，第四特定电压vn2小于等于第三特定电压vm2。例如，第三特定电压vm2与第四特定电压vn2皆为vds_soa(8.5v)。
另外，晶体管m13与晶体管m15的体极可以连接至第五供应电压vnn，晶体管m14的体极与漏极相互连接，晶体管m16的体极与漏极相互连接。
以下以节点a2为例来做说明为何节点a2不会呈现浮接状态。当输入信号in为高逻辑电平且反相的输入信号inb为低逻辑电平时，第二偏压电路320被禁能(diasble)，第一偏压电路310被致能(enable)。当第二偏压电路320被禁能时，节点b2的电压为第一供电电压vpp1。当第一偏压电路310被致能时，节点a2的电压为(vm1-vth13)，其中vth13为晶体管m13的临限电压(thresholdvoltage)，例如vth13为0.8v。在此情况下，节点a2的电压为7.7v(8.5v-0.8v)。因此，对于晶体管m7来说，其漏极与源极的电压差vds7为7.7v。也就是说，晶体管m7会在安全运作区(soa)内。
反之，当输入信号in为低逻辑电平且反相的输入信号inb为高逻辑电平时，第一偏压电路310被禁能(diasble)，第二偏压电路320被致能(enable)。节点b2的电压为(vm2-vth15)，其中vth15为晶体管m15的临限电压，例如vth13为0.8v。在此情况下，节点b2的电压为7.7v(8.5v-0.8v)。因此，对于晶体管m8来说，其的漏极与源极的电压差vds8为7.7v。也就是说，晶体管m8会在安全运作区(soa)内。
由以上的说明可知，第二实施例的驱动电路300可以使得节点a2不会呈现浮接状态。同理，第二实施例的驱动电路300也可以使得节点b2不会呈现浮接状态。
请参照图4a，其所绘示为本发明的第三实施例运用于非易失性存储器的驱动电路。第三实施例的驱动电路包括一第一驱动器(driver)400、一第二驱动器460、一第三驱动器465、一第一切换电路(switchingcircuit)450与一第二切换电路455。其中，第一驱动器400与第二实施例的驱动电路300完全相同，此处不再赘述。
相较于第二实施例，第三实施例增加了第一切换电路450、第二切换电路455、第二驱动器460与第三驱动器465。其中，第一切换电路450连接于节点b2与一第一输出端之间，且第一输出端可产生第一输出信号out1。第二切换电路455连接于节点b2与一第二输出端之间，且第二输出端可产生第二输出信号out2。再者，第二驱动器460连接至第一输出端；第三驱动器465连接至第二输出端。
第一切换电路450中，p型晶体管m17～m19作为开关(switch)的用途。其中，晶体管m17源极接收驱动信号out、体极连接至源极、栅极接收模式信号(modesignal)m1、漏极连接至节点x1；晶体管m18源极连接至节点x1、体极连接至源极、栅极接收第二供应电压vpp2、漏极连接至节点x2；晶体管m19源极连接至节点x2、体极连接至源极、栅极接第三供应电压vpp3、漏极连接至第一输出端以产生第一输出信号out1。
第二驱动器460包括n型晶体管m20～m22，晶体管m20～m22的体极皆连接至第五供应电压vnn。晶体管m20漏极连接至第一输出端，栅极接收第四供应电压vpp4；晶体管m21漏极连接至晶体管m20源极、栅极接收反相的输入信号inb、源极连接至第六供应电压vpr；晶体管m22极漏极连接至晶体管m20源极、栅极接收模式信号m2、源极连接至第六供应电压vpr。
同理，为了防止节点x1与x2在驱动电路运作的过程呈现浮接状态，本发明更提供一第三偏压电路430连接于节点x1，以及提供一第四偏压电路440连接于节点x2。
第二切换电路455中，p型晶体管m26作为开关的用途。其中，晶体管m26源极接收驱动信号out、体极连接至源极、栅极接收第七特定电压vm4、漏极连接至第二输出端以产生第二输出信号out2。其中，第七特定电压vm4等于vds_soa(8.5v)。
第三驱动器465包括n型晶体管m27、m28，晶体管m27、28的体极皆连接至第五供应电压vnn。晶体管m27漏极连接至第二输出端，栅极接收第四供应电压vpp4；晶体管m28漏极连接至晶体管m27源极、栅极接收反相的输入信号inb、源极连接至第六供应电压vpr。
请参照图4b，其所绘示为本发明第三实施例中的第三偏压电路430。请参照图4c，其所绘示为本发明第三实施例中的第四偏压电路440。
第三偏压电路430：包括p型晶体管m23。晶体管m23源极连接接收第二供应电压vpp2、栅极、体极与漏极皆连接至节点x1。根据本发明的实施例，第三偏压电路430可供应(vpp2-|vth23|)至节点x1。其中，vth23为晶体管m23的临限电压。
第四偏压电路440：包括或门(orgate)411、非门412、n型晶体管m24与p型晶体管m25。非门412接收模式信号m2并产生反相的模式信号m2。或门411接收输入信号in与反相的模式信号m2。晶体管m24漏极连接至节点x2，栅极接收第五特定电压vm3；晶体管m25源极连接至晶体管m24源极，栅极连接至或非门411的输出端，漏极接收第六特定电压vn3。根据本发明的实施例，第六特定电压vn3大于等于第五特定电压vm3。例如，第五特定电压vm3与第六特定电压vn3皆等于vsd_soa(8.5v)。
当输入信号in为低逻辑电平且模式信号m2为高逻辑电平时，第四偏压电路440被致能(enable)，使得节点x2电压为(vm3-|vth24|)。其中，vth24为晶体管m24的临限电压，例如vth24为0.8v。因此，节点x2电压为7.7v(8.5v-0.8v)。
请参照图4d，其所绘示为本发明第三实施例驱动电路运作于各种操作状态时的真值表。
其中，在第一模式时，模式信号m1为vpp1，模式信号m2为vdd；在第二模式时，模式信号m1为vpp2或者vm3，而模式信号m2为0v。
在第一操作状态时，驱动电路处在第一模式、输入信号in为vdd且反相的输入信号inb为0v时，节点a2的电压为(vm1-|vth13|)、节点b2的电压为第一供应电压vpp1、节点x1的电压为(vpp2-|vth23|)、x2的电压为(vm3-|vth24|)、第一输出信号out1为第六供应电压vpr、且第二输出信号out2为第一供应电压vp1。
在第二操作状态时，驱动电路处于第二模式、输入信号in为vdd且反相的输入信号inb为0v时，节点a2的电压为(vm1-|vth13|)、节点b2的电压为第一供应电压vpp1、节点x1、x2与第一输出信号out1的电压皆为第一供应电压vpp1、且第二输出信号out2为第一供应电压vpp1。
在第三操作状态时，驱动电路处在第一模式、输入信号in为0v且反相的输入信号inb为vdd时，节点a2的电压为第一供应电压vpp1、节点b2的电压为(vm2-|vth15|)、节点x1的电压为(vpp2-|vth23|)、x2的电压为(vm3-|vth24|)、第一输出信号out1为第六供应电压vpr、且第二输出信号out2为第六供应电压vpr。
在第四操作状态时，驱动电路处于第二模式、输入信号in为0v且反相的输入信号inb为vdd时，节点a2的电压为第一供应电压vpp1、节点b2的电压为(vm2-|vth15|)、节点x1的电压为(vpp2-|vth23|)、节点x2的电压为(vm3-|vth24|)、第一输出信号out1为第六供应电压vpr、且第二输出信号out2为第六供应电压vpr。
由以上的说明可知，本发明第二实施例与第三实施例的驱动电路确实可以让节点不会呈现浮接状态。因此，第二实施例与第三实施例的驱动电路可以使非易失性存储器胞阵列正常运作。
再者，在此技术领域的技术人员也可以对本发明进行修改并达成本发明所教示的功能。举例来说，驱动电路可以修改为仅有第一驱动器、第二驱动器与第一切换电路。而驱动电路仅输出第一输出信号out1。而省略输出第二驱动信号out2的第三驱动器与第二切换电路。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。