一种高速的MRAM读出电路的制作方法

本发明属于半导体芯片存储器领域，尤其涉及一种高速的MRAM读出电路。

背景技术：

磁性随机存储器(MRAM)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。MRAM可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。

MRAM具有很好的经济性和性能，它的单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。MRAM读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好；而且MRAM与标准CMOS半导体工艺兼容，DRAM以及Flash与标准CMOS半导体工艺不兼容；MRAM还可以和逻辑电路集成到一个芯片中。

MRAM基于MTJ(磁性隧道结)结构。由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。

读取MRAM的过程就是对MTJ的电阻进行测量。写MRAM使用比较新的STT-MRAM技术使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。

如图2所示，每个MRAM的记忆单元由一个MTJ和一个NMOS管组成。NMOS管的门极(gate)连接到芯片的Word Line负责接通或切断这个单元，MTJ和MOS管串接在芯片的Bit Line上。读写操作在Bit Line上进行。

如图3所示，一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：

●行地址解码器：把收到的地址变成Word Line的选择

●列地址解码器：把收到的地址变成Bit Line的选择

●读写控制器：控制Bit Line上的读(测量)写(加电流)操作

●输入输出控制：和外部交换数据

MRAM的读出电路需要检测MRAM记忆单元的电阻。由于MTJ的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元。再使用读出放大器(Sense Amplifier)来比较记忆单元和参考单元的电阻。

MRAM的读出过程是对存储单元电阻的检测和比较。一般通过参考单元组合成一个标准电阻来和存储单元进行比较来判定存储单元是处在高阻态还是低阻态。

图4是现有技术的一种MRAM读出电路原理图，图4所示的P1、P2、P3是相同PMOS管，形成电流镜，上面的每一路的电流是相等的(I_read)。电阻的差别造成V_out和V_out_n的差别，被输入到下一级的比较器产生输出。图4中的例子是一路存储单元，对比一路置于P状态的参考单元和一路AP状态下的参考单元。实际使用中可以有多路存储单元对比m路AP和n路P参考单元。

使用参考单元可以抵消由加工工艺的不均匀造成的存储单元电阻的浮动，一般都在一个阵列中添加一些列作为参考单元，进行读操作时，同一行的存储单元和参考单元进行比较，可以抵消不同行由于位线长度不同造成的总电阻变化，但这要牺牲一部分芯片面积专用于做参考。

图4示出的现有技术MRAM读出电路的一个问题是是速度受限制。连接存储单元和参考单元需要通过很长的位线和源极线，二者都有较大的负载电容，电容是制约电路速度的主要因素。读操作上电时，必须快速地将这些电容充满，才能达到电路平衡进行电阻比较。这就要求电路能提供很大的瞬间电流，然而电流镜更接近一个恒流源，提供的电流比较固定，这个电流用于测量电阻是合适的，但当速度要求很高时就不合适。

另外一个问题是读稳定性。图4所示的电路中每个单元上的电流是接近相等的，所以高阻的单元上电压成比例增加，如果为了保证信号强度，在参考单元组上加200mV的电压，某些单元由于制成工艺的不均匀，半径较小，电阻更大，上面的电压就可能达到500mV,这样的电压完全可能在读的时候造成状态改变产生不稳定。

技术实现要素：

针对现有技术的上述缺陷，本发明的目的在于提供一种高速的MRAM读出电路，使用运算放大器Op Amp控制调整MOS管，能够快速、等压的读出存储单元内容。

为实现上述目的，本发明提供了一种高速的MRAM读出电路，包括一排多个等同的MOS管、参考单元组合、比较器和两个运算放大器OP Amp。

每一个存储单元与所述多个等同的MOS管中的一个MOS管Pa串联；串联连接点连接到一个所述运算放大器OP Amp的一个输入，所述运算放大器OP Amp的另一个输入为读电压V_read，所述运算放大器OP Amp的输出与所述MOS管Pa的栅极连接，通过反馈效应，调整所述MOS管Pa的栅极电压。

所述参考单元组合由N个参考单元并联；所述一排多个等同的MOS管中的N个等同的所述一排多个等同的MOS管中的N个等同的Pbi(i＝1,2,…,N)并联；所述N个参考单元组合与所述N个等同的MOS管组合一一对应串联；串联连接点连接到另一个所述运算放大器OP Amp的一个输入，所述运算放大器OP Amp的另一输入为读电压V_read，所述运算放大器OP Amp的输出与所述N个MOS管Pbi(i＝1,2,…,N)的栅极连接，通过反馈效应，调整所述MOS管Pbi(i＝1,2,…,N)的栅极电压。

所述多个等同的MOS管和所述参考单元两端的电压差为V_read_supply。

所述比较器通过比较所述两个运算放大器OP Amp输出的栅极电压，输出结果。

进一步地，初始化时所述多个等同的MOS管处于断开状态，通过所述运算放大器OP Amp控制打开。

进一步地，与所述参考单元串联的是一个N倍用于存储单元相同的MOS管的组合管，所述运算放大器OP Amp与所述组合管连接。

本发明公开的读出电路速度快，运算放大器OP Amp反应很快，初始阶段可以把MOS管完全打开，提供很大的电流，让寄生电容C_BL迅速充满。传统的读出放大器需要5ns的工作周期，本放大器在1-2ns就可以完成任务。此外，本发明公开的读出电路所有的存储单元上的电压都被控制住V_read左右，非常安全，消除了读出不稳定的风险。

附图说明

图1是现有技术MTJ示意图。

图2是现有技术MRAM存储单元架构示意图。

图3是现有技术MRAM芯片架构图。

图4是现有技术一种MRAM读出电路原理图。

图5是本发明一较佳实施例的使用参考电压的MRAM读出电路原理图。

具体实施方式

下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

图5示出了一种高速的MRAM读出电路，包括一排多个等同的MOS管、参考单元组合、比较器和两个运算放大器OP Amp。

每一个存储单元与多个等同的MOS管中的一个MOS管Pa串联，串联连接点连接到一个所述运算放大器OP Amp，作为所述OP Amp的一个输入，运算放大器OP Amp的另外一个输入为读电压V_read，此运算放大器OP Amp的输出与MOS管Pa的栅极连接，通过反馈效应，调整MOS管Pa的栅极电压，把存储单元两端的电压控制到等于V_read。

参考单元组合由N个参考单元并联；一排多个等同的MOS管中的N个等同的MOS管Pbi(i＝1,2,…,N)并联，N个参考单元中的一个参考单元与并联的N个MOS管中的一个MOS管Pbi(i＝1,2,…,N)管串联；串联连接点连接到另一个所述运算放大器OP Amp的一个输入，运算放大器OP Amp的另一输入为读电压V_read，此运算放大器OP Amp的输出与N个MOS管Pbi(i＝1,2,…,N)的栅极连接，通过反馈效应，调整MOS管Pbi(i＝1,2,…,N)的栅极电压。

在本发明的较佳实施方式中，参考单位组合的N个参考单元与N倍用于存储单元相同的MOS管的组合管串联，运算放大器OP Amp与所述组合管连接。

多个等同的MOS管和参考单元两端的电压差为V_read_supply，且V_read<V_read_supply。

参考单元和存储单元两端的电压都被运算放大器OP Amp锁定到等于V_read，但由于其电阻的差异，运算放大器OP Amp输出的栅极电压各不相同，把两个运算放大器OP Amp的栅极电压通过比较器进行比较，输出结果。

初始化时所述多个等同的MOS管处于断开状态，通过所述运算放大器Op Amp控制打开，防止瞬间电压过高。

本实施例公开的读出电路不仅速度快，而且能够消除读出不稳定的风险。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。