包括电源门控电路的半导体装置及其修复方法与流程

本申请要求2017年5月22日向韩国知识产权局提交的申请号为10-2017-0062944的韩国专利申请的优先权，其通过引用整体合并于此。

各种实施例总体而言涉及一种半导体技术，并且更具体地，涉及一种包括电源门控电路的半导体装置以及该半导体装置的修复方法。

背景技术

电子装置可以包括大量的电子组件。作为电子装置的计算机系统可以包括由半导体装置配置的许多电子组件。配置计算机系统的半导体装置可以通过被施加以电源电压来操作。电源电压可以从诸如电源管理集成电路的外部电源来施加。半导体装置可以以各种操作模式来操作，并且通常可以执行激活操作和待机操作。激活操作是其中半导体装置实际执行它们能够执行的功能的操作模式，并且待机操作是其中半导体装置消耗最小功率的休眠模式。半导体装置可以使用电源门控电路以使待机操作中的功耗最小化。电源门控电路可以将配置每个半导体装置的各种逻辑电路与要被施加以电源电压的端子耦接，从而施加电源电压到各种逻辑电路，以及可以切断电源电压与逻辑电路的耦接，从而减少每个半导体装置在待机模式中的功耗。

每个半导体装置可以使用曲折形(zigzag)电源门控方案。该曲折形电源门控方案可以包括门控具有高电平的电源电压的头(header)晶体管和门控具有低电平的电源电压的尾(footer)晶体管。头晶体管和尾晶体管可以与逻辑电路曲折形耦接。如果以曲折形耦接的头晶体管和尾晶体管的顺序或晶体管的种类稍有不同，则可能造成逻辑电路不能正常工作或泄漏电流可能增加的问题。

技术实现要素：

在一个实施例中，可以提供一种半导体装置。所述半导体装置可以包括：逻辑电路，其被配置为通过接收第一电源电压和第二电源电压来操作，并且在半导体装置的待机操作期间将输出信号保持在预定逻辑值。所述半导体装置可以包括：电源门控电路，其被配置为当门控控制信号处于使能状态时，将第一电源电压和第二电源电压施加到逻辑电路。所述半导体装置可以包括：电源门控控制系统，其被配置为测试当电源门控电路关断时逻辑电路的输出信号是否保持预定逻辑值，并且基于测试结果和半导体装置的操作模式来产生门控控制信号。

在一个实施例中，可以提供一种半导体装置的修复方法。所述半导体装置可以包括逻辑电路和电源门控电路，所述电源门控电路可以被配置为基于半导体装置的操作模式来将第一电源电压和第二电源电压施加到逻辑电路。所述修复方法可以包括：测试在电源门控电路关断时逻辑电路是否产生具有预定电平的输出信号。所述修复方法可以包括：基于测试结果和半导体装置的操作模式来控制电源门控电路。

在一个实施例中，可以提供一种半导体装置。所述半导体装置可以包括被施加以第一电源电压的第一电源电压线。所述半导体装置可以包括第一虚拟电源电压线。所述半导体装置可以包括被施加以第二电源电压的第二电源电压线。所述半导体装置可以包括第二虚拟电源电压线。所述半导体装置可以包括：电源门控电路，其被配置为基于门控控制信号将第一电源电压施加到第一虚拟电源电压线并将第二电源电压施加到第二虚拟电源电压线。所述半导体装置可以包括与第一电源电压线、第一虚拟电源电压线、第二电源电压线和第二虚拟电源电压线耦接的逻辑电路。所述半导体装置可以包括：电源门控控制系统，其被配置为基于在电源门控电路关断时逻辑电路是否产生预定电平的输出信号来产生修复信号，以及基于修复信号和半导体装置的操作模式来产生门控控制信号。

在一个实施例中，可以提供一种半导体装置。所述半导体装置可以包括：电源门控控制系统，其被配置为在半导体装置的待机操作期间关断电源门控电路，除非电源门控电路的设计被不恰当地实施，那么电源门控控制系统被配置为在半导体装置的待机操作期间保持电源门控电路的接通状态。

附图说明

图1是示出根据实施例的半导体装置的配置的示例代表的图。

图2是示出图1中所示的第一逻辑电路与第一电源门控电路的耦接关系的示例代表的图。

图3是示出图1中所示的电源门控控制电路的配置的示例代表的图。

图4是帮助说明根据实施例的半导体装置的操作的图的示例代表。

图5示出了采用使用以上关于图1至图4讨论的各种实施例的半导体装置的系统及修复所述半导体装置的方法的代表示例的框图。

具体实施方式

下文将参考附图经由各种实施例的示例来描述包括电源门控电路的半导体装置及其修复方法。

图1是示出根据实施例的半导体装置1的配置的示例代表的图。参考图1，半导体装置1可以包括至少一个逻辑电路、至少一个电源门控电路以及电源门控控制系统130。参考图1，其示出了半导体装置1包括第一逻辑电路至第n逻辑电路111，112，…，11n(n是等于或大于3的整数)以及一对一地分别耦接至第一逻辑电路至第n逻辑电路111，112，…，11n的第一电源门控电路至第n电源门控电路121，122，…，12n。第一逻辑电路至第n逻辑电路111，112，…，11n可以通过接收电源电压来操作。半导体装置1可以以多种操作模式来操作。例如，半导体装置1可以执行激活操作和待机操作。激活操作可以是其中半导体装置1可以执行其执行的各种功能的操作模式，以及待机操作可以是其中半导体装置1消耗最小功率的休眠模式。在半导体装置1的待机操作期间，第一逻辑电路至第n逻辑电路111，112，…，11n中的每一个可以产生具有预定电平的输出信号。在半导体装置1的待机操作期间，第一逻辑电路至第n逻辑电路111，112，…，11n中的每一个可以将输出信号保持在预定逻辑值。

基于半导体装置1的操作模式，第一电源门控电路至第n电源门控电路121，122，…，12n可以将电源电压分别施加到第一逻辑电路至第n逻辑电路111，112，…，11n。例如，第一电源门控电路至第n电源门控电路121，122，…，12n可以在半导体装置1的激活操作期间接通，并且可以将电源电压施加到第一逻辑电路至第n逻辑电路111，112，…，11n。第一电源门控电路至第n电源门控电路121，122，…，12n可以在半导体装置1的待机操作期间关断，并且可以切断电源电压向第一逻辑电路至第n逻辑电路111，112，…，11n的施加。第一电源门控电路至第n电源门控电路121，122，…，12n可以通过接收分别分配到其的门控控制信号s1，sb1，s2，sb2，…，sn，sbn来操作。例如，第一电源门控电路至第n电源门控电路121，122，…，12n可以在分别分配到其的门控控制信号s1，sb1，s2，sb2，…，sn，sbn处于使能状态时，将电源电压施加到分别与其耦接的第一逻辑电路至第n逻辑电路111，112，…，11n，以及可以在分别分配到其的门控控制信号s1，sb1，s2，sb2，…，sn，sbn处于禁止状态时，不将电源电压施加到分别与其耦接的第一逻辑电路至第n逻辑电路111，112，…，11n。第一电源门控电路至第n电源门控电路121，122，…，12n可以是曲折形电源门控电路。稍后将描述第一逻辑电路至第n逻辑电路111，112，…，11n与第一电源门控电路至第n电源门控电路121，122，…，12n的耦接关系。

电源门控控制系统130可以产生多个门控控制信号s1，sb1，s2，sb2，…，sn，sbn。基于与第一逻辑电路至第n逻辑电路111，112，…，11n耦接的第一电源门控电路至第n电源门控电路121，122，…，12n的设计是否被恰当地实施(implement，实现)以及半导体装置1的操作模式，电源门控控制系统130可以产生多个门控控制信号s1，sb1，s2，sb2，…，sn，sbn。可以基于当第一电源门控电路至第n电源门控电路121，122，…，12n关断时第一逻辑电路至第n逻辑电路111，112，…，11n是否可以产生分别具有预定电平的输出信号来确定第一电源门控电路至第n电源门控电路121，122，…，12n的设计是否被恰当地实施。通过测试当第一电源门控电路至第n电源门控电路121，122，…，12n关断时第一逻辑电路至第n逻辑电路111，112，…，11n的输出信号是否保持预定逻辑值，电源门控控制系统130可以产生修复信息ri<1:n>。电源门控控制系统130可以基于修复信息ri<1:n>和半导体装置1的操作模式来产生多个门控控制信号s1，sb1，s2，sb2，…，sn，sbn。

当执行测试的结果为逻辑电路产生预定电平的输出信号或者输出信号保持预定逻辑值时，根据半导体装置1的操作模式，电源门控控制系统130可以不执行修复操作，并且可以选择性地使能要被输入到逻辑电路的门控控制信号。例如，电源门控控制系统130可以在半导体装置1的激活操作期间来使能要被输入到逻辑电路的门控控制信号，以及可以在半导体装置1的待机操作期间来禁止要被输入到逻辑电路的门控控制信号。当执行测试的结果为逻辑电路未产生预定电平的输出信号或者输出信号未保持预定逻辑值时，不论半导体装置1的操作模式如何，电源门控控制系统130都可以执行修复操作，并且可以使能要被输入到逻辑电路的门控控制信号。即，电源门控控制系统130不仅可以在半导体装置1的激活操作期间而且可以在半导体装置1的待机操作期间来使能要被输入到逻辑电路的门控控制信号。因此，在与逻辑电路耦接的电源门控电路的设计被不恰当地实施的情况下，不论半导体装置1的操作模式如何，电源门控控制系统130都控制电源门控电路以一直将电源电压施加到逻辑电路，从而允许逻辑电路正常地执行操作。电源门控控制系统130可以通过对第一逻辑电路至第n逻辑电路111，112，…，11n和第一电源门控电路至第n电源门控电路121，122，…，12n单独地执行测试，来单独地控制是否使能多个门控控制信号s1，sb1，s2，sb2，…，sn，sbn。

参考图1，电源门控控制系统130可以包括测试电路131、修复电路132和电源门控控制电路133。测试电路131可以包括诸如自动测试设备(ate)或内置自测试(bist)电路的测试单元。测试电路131可以监测当第一电源门控电路至第n电源门控电路121，122，…，12n关断时第一逻辑电路至第n逻辑电路111，112，…，11n的输出信号。在逻辑电路产生预定电平的输出信号的情况下，可以确定逻辑电路正常地操作，并且可以确定与逻辑电路耦接的电源门控电路被恰当地设计。在逻辑电路未产生预定电平的输出信号的情况下，可以确定逻辑电路未正常地操作，并且可以确定与逻辑电路耦接的电源门控电路设计不当。测试电路131可以基于测试结果来产生修复信息ri<1:n>。修复信息ri<1:n>可以是包括多个比特位的码信号，并且可以包括与未正常操作的逻辑电路的位置和与该逻辑电路耦接的电源门控电路的位置相关的信息。例如，测试电路131可以产生与第一逻辑电路至第n逻辑电路111，112，…，11n和第一电源门控电路至第n电源门控电路121，122，…，12n分别相关的n比特位的修复信息ri<1:n>，并且可以通过将n比特位之中的特定比特位改变至预选的电平来指定未正常操作的逻辑电路和与该逻辑电路耦接的电源门控电路。

修复电路132可以基于修复信息ri<1:n>来产生熔丝编程信号fr<1:n>。修复电路132可以包括熔丝编程电路141。熔丝编程电路141可以基于修复信息ri<1:n>来产生熔丝编程信号fr<1:n>。熔丝编程信号fr<1:n>可以是脉冲信号，并且可以具有能够破裂熔丝的电压电平。例如，熔丝编程信号fr<1:n>可以具有比电源电压的电平高的增压电压或泵升电压的电平。

电源门控控制电路133可以基于熔丝编程信号fr<1:n>和省电(power-down)信号pd来产生门控控制信号s1，sb1，s2，sb2，…，sn，sbn。电源门控控制电路133可以包括多个熔丝。可以以与电源门控电路的数量相对应的数量来提供多个熔丝。例如，电源门控控制电路133可以包括n数量的熔丝。可以基于熔丝编程信号fr<1:n>来编程和/或破裂n数量的熔丝。熔丝可以输出具有不同电平的熔丝信号，这取决于编程的结果或破裂的结果。例如，当相对应的熔丝破裂时，熔丝信号可以具有逻辑低电平，以及当相对应的熔丝未破裂时，熔丝信号可以具有逻辑高电平。电源门控控制电路133可以基于熔丝信号和半导体装置1的操作模式来产生门控控制信号s1，sb1，s2，sb2，…，sn，sbn。电源门控控制电路133可以基于熔丝信号和省电信号pd来产生门控控制信号s1，sb1，s2，sb2，…，sn，sbn。省电信号pd作为能够指定半导体装置1的操作模式的信号，可以在半导体装置1的激活操作中被禁止，以及在半导体装置1的待机操作中被使能。

图2是示出图1中所示的第一逻辑电路111与第一电源门控电路121的耦接关系的示例代表的图。参考图2，第一电源门控电路121可以是曲折形电源门控电路。第一逻辑电路111可以与第一电源电压线231和第一虚拟电源电压线241耦接，以及接收第一电源电压vcc1。第一逻辑电路111可以与第二电源电压线232和第二虚拟电源电压线242耦接，以及接收第二电源电压vcc2。第一电源电压vcc1可以被施加到第一电源电压线231。第一电源电压vcc1可以为高电压，例如，从外部施加到半导体装置1的外部电压。第二电源电压vcc2可以被施加到第二电源电压线232。第二电源电压vcc2可以为低电压，例如接地电压。第一电源门控电路121可以包括第一门控晶体管221和第二门控晶体管222。第一门控晶体管221可以基于门控控制信号s1将第一电源电压线231与第一虚拟电源电压线241耦接，从而允许第一电源电压vcc1被施加到第一虚拟电源电压线241。第二门控晶体管222可以基于门控控制信号sb1将第二电源电压线232和第二虚拟电源电压线242耦接，从而允许第二电源电压vcc2被施加到第二虚拟电源电压线242。

第一逻辑电路111可以包括至少两个逻辑元件。第一逻辑元件211和第二逻辑元件212可以彼此串联耦接。第一逻辑元件211的第一电压端子可以与第一虚拟电源电压线241耦接，以及第一逻辑元件211的第二电压端子可以与第二电源电压线232耦接。第二逻辑元件212的第一电压端子可以与第一电源电压线231耦接，以及第二逻辑元件212的第二电压端子可以与第二虚拟电源电压线242耦接。当第一电源门控电路121关断时，第一门控晶体管221可以切断第一电源电压vcc1向第一虚拟电源电压线241的施加，以及第二门控晶体管222可以切断第二电源电压vcc2向第二虚拟电源电压线242的施加。因此，当第一电源门控电路121关断时，第一逻辑元件211可以仅经由第二电压端子接收第二电源电压vcc2，以及第二逻辑元件212可以仅经由第一电压端子接收第一电源电压vcc1。因此，可以将第一逻辑元件211的输出节点和第二逻辑元件212的输出节点保持在预定逻辑值。例如，假设第一逻辑元件211是反相器，并且第二逻辑元件212是与非门。当第一电源门控电路121关断时，在逻辑高电平的信号被施加到第一逻辑元件211的输入端子的情况下，第一逻辑元件211的输出端子可以是逻辑低电平，并且第二逻辑元件212的输出端子可以是逻辑高电平。可以保持第一逻辑元件211的输出信号和第二逻辑元件212的输出信号的逻辑电平和/或逻辑值。

第一门控晶体管221可以是头晶体管，并且可以是p沟道mos晶体管。第一门控晶体管221可以具有接收门控控制信号s1的栅极、与第一电源电压线231耦接的源极和与第一虚拟电源电压线241耦接的漏极。第二门控晶体管222可以是尾晶体管，并且可以是n沟道mos晶体管。第二门控晶体管222可以具有接收门控控制信号sb1的栅极、与第二虚拟电源电压线242耦接的漏极和与第二电源电压线232耦接的源极。虽然图2示出了根据配置第一逻辑电路111的第一逻辑元件211和第二逻辑元件212来设计和布置电源门控电路121的门控晶体管221和222的具体示例，但要注意的是该实施例不限于此。可以根据第一逻辑电路111的逻辑元件的种类和耦接顺序，来对第一电源门控电路121的门控晶体管的设计和配置做出各种改变。

图3是示出图1中所示的电源门控控制电路133的配置的示例代表的图。电源门控控制电路133可以包括一个或更多个熔丝以及一个或更多个信号组合器。可以以与电源门控电路和逻辑电路的数量相对应的数量来提供熔丝和信号组合器。参考图3，电源门控控制电路133可以包括第一熔丝至第n熔丝311，312，…，31n以及第一信号组合器至第n信号组合器321，322，…，32n。第一熔丝至第n熔丝311，312，…，31n可以接收分别施加到其的熔丝编程信号fr<1:n>。例如，第一熔丝至第n熔丝311，312，…，31n在分别施加到其的熔丝编程信号fr<1:n>被使能的情况下可以破裂，以及在分别施加到其的熔丝编程信号fr<1:n>被禁止的情况下可以不破裂。第一熔丝至第n熔丝311，312，…，31n可以在它们破裂时输出逻辑低电平的熔丝信号，以及可以在它们未破裂时输出逻辑高电平的熔丝信号。第一熔丝至第n熔丝311，312，…，31n在与第一逻辑电路至第n逻辑电路111，112，…，11n分别耦接的第一电源门控电路至第n电源门控电路121，122，…，12n的设计被准确地实施时可以不破裂，以及在与第一逻辑电路至第n逻辑电路111，112，…，11n分别耦接的第一电源门控电路至第n电源门控电路121，122，…，12n的设计被不准确地实施时可以为了修复而破裂。

第一信号组合器至第n信号组合器321，322，…，32n可以分别与第一熔丝至第n熔丝311，312，…，31n耦接。第一信号组合器至第n信号组合器321，322，…，32n可以基于从分别与其耦接的第一熔丝至第n熔丝311，312，…，31n输出的熔丝信号和省电信号pd来产生门控控制信号s1，sb1，s2，sb2，…，sn，sbn。当分别与其耦接的第一熔丝至第n熔丝311，312，…，31n未破裂时，基于省电信号pd是否被使能，第一信号组合器至第n信号组合器321，322，…，32n可以使能门控控制信号s1，sb1，s2，sb2，…，sn，sbn。当分别与其耦接的第一熔丝至第n熔丝311，312，…，31n破裂时，不论省电信号pd是否被使能，第一信号组合器至第n信号组合器321，322，…，32n都可以保持门控控制信号s1，sb1，s2，sb2，…，sn，sbn处于使能状态。第一信号组合器至第n信号组合器321，322，…，32n中的每一个可以包括与门。第一信号组合器至第n信号组合器321，322，…，32n的输出信号可以被设置为被输入到第一电源门控电路至第n电源门控电路121，122，…，12n的p沟道mos晶体管的门控控制信号s1，s2，…，sn。此外，第一信号组合器至第n信号组合器321，322，…，32n的输出信号可以通过反相器来反相，并且被设置为被输入到第一电源门控电路至第n电源门控电路121，122，…，12n的n沟道mos晶体管的门控控制信号sb1，sb2，…，sbn。

图4是帮助说明根据实施例的半导体装置1的操作的图的示例代表。下面将参考图1至图4来描述根据实施例的半导体装置1的操作。电源门控控制系统130的测试电路131可以执行关于分别耦接到第一逻辑电路至第n逻辑电路111，112，…，11n的第一电源门控电路至第n电源门控电路121，122，…，12n的设计是否准确地被实施的测试。基于第一逻辑电路至第n逻辑电路111，112，…，11n中的每一个是否产生具有预定电平的输出信号，测试电路131可以关断所有的第一电源门控电路至第n电源门控电路121，122，…，12n并产生测试结果。例如，假设第二逻辑电路至第n逻辑电路112，…，11n将输出信号保持在预定电平，但第一逻辑电路111没有产生具有预定电平的输出信号。测试电路131可以确定与第一逻辑电路111耦接的第一电源门控电路121的设计被不恰当地实施，并且可以将测试结果反映到修复信息ri<1:n>。例如，修复信息ri<1:n>的第二比特位至第n比特位ri<2:n>可以具有逻辑低电平，并且修复信息ri<1:n>的第一比特位ri<1>可以具有逻辑高电平。修复电路132可以基于修复信息ri<1:n>来执行修复操作。修复电路132可以基于修复信息ri<1:n>来产生熔丝编程信号fr<1:n>。例如，修复电路132可以使能熔丝编程信号fr<1>，并且禁止剩余的熔丝编程信号fr<2:n>。第一熔丝311可以基于熔丝编程信号fr<1>而被编程和/或破裂，并且破裂的第一熔丝311可以输出具有逻辑低电平的熔丝信号。第二熔丝至第n熔丝312，…，31n可以不破裂并且输出具有逻辑高电平的熔丝信号。

此后，当半导体装置1执行待机操作时，省电信号pd可以被使能。如果省电信号pd被使能，则第二信号组合器至第n信号组合器322，…，32n可以将要被输入到第二电源门控电路至第n电源门控电路122，…，12n的门控控制信号s2，sb2，…，sn，sbn禁止至高电平，并且第二电源门控电路至第n电源门控电路122，…，12n可以关断。第一信号组合器321可以保持要被输入到第一电源门控电路121的门控控制信号s1和sb1的使能状态，并且第一电源门控电路121可以保持接通状态。当第一电源门控电路121的设计被不恰当地实施并且因此第一逻辑电路111未将输出信号保持在预定电平时，可以执行修复操作，并且要被输入到第一电源门控电路121的门控控制信号s1和sb1可以一直保持使能状态。因此，不论半导体装置1的操作模式如何，第一电源门控电路121都可以一直将第一电源电压vcc1和第二电源电压vcc2施加到第一逻辑电路111，从而可以防止第一逻辑电路111的故障。

如上讨论的半导体装置和/或方法(参见图1至图4)在其他存储器件、处理器和计算机系统的设计中特别有用。例如，参考图5，示出了使用根据各种实施例的半导体装置和/或方法的系统的框图，并且总体上由附图标记1000指定。系统1000可以包括一个或更多个处理器(即处理器)，或例如但不限于中央处理单元(“cpu”)1100。处理器(即cpu)1100可以单独使用，或与其他处理器(即cpu)组合使用。虽然处理器(即cpu)1100将主要以单数形式被提及，但本领域技术人员将理解，可以实现具有任意数量的物理的或逻辑的处理器(即cpu)的系统1000。

芯片组1150可以可操作地耦接到处理器(即cpu)1100。芯片组1150是处理器(即cpu)1100与系统1000的其他组件之间的信号的通信路径。系统1000的其他组件可以包括存储器控制器1200、输入/输出(“i/o”)总线1250和磁盘驱动器控制器1300。根据系统1000的配置，经由芯片组1150可以传输多种不同信号中的任意一种，并且本领域技术人员将理解，在不改变系统1000的基本性质的情况下，可以容易地调整整个系统1000中的信号的路由。

如上所述，存储器控制器1200可以可操作地耦接到芯片组1150。存储器控制器1200可以包括如上参考图1至图4讨论的半导体装置和/或方法的至少一种。因此，存储器控制器1200可以经由芯片组1150接收从处理器(即cpu)1100提供的请求。在替代实施例中，存储器控制器1200可以被集成到芯片组1150中。存储器控制器1200可以可操作地耦接到一个或更多个存储器件1350。在一个实施例中，存储器件1350可以包括如上关于图1至图4讨论的半导体装置和/或方法的至少一种，存储器件1350可以包括用于定义多个存储单元的多个字线和多个位线。存储器件1350可以是多种行业标准的存储器类型中的任意一种，包括但不限于，单列直插内存模块(“simm”)和双列直插内存模块(“dimm”)。此外，存储器件1350可以通过储存指令和数据两者来方便外部数据储存设备的安全移除。

芯片组1150还可以耦接到i/o总线1250。i/o总线1250可以用作从芯片组1150到i/o设备1410、1420和1430的信号的通信路径。i/o设备1410、1420和1430可以包括：例如但不限于鼠标1410、视频显示器1420或键盘1430。i/o总线1250可以使用多种通信协议中的任意一种来与i/o设备1410、1420和1430通信。在一个实施例中，i/o总线1250可以集成到芯片组1150中。

磁盘驱动器控制器1300可以可操作地耦接到芯片组1150。磁盘驱动器控制器1300可以用作芯片组1150与一个内部磁盘驱动器1450或多于一个的内部磁盘驱动器1450之间的通信路径。内部磁盘驱动器1450可以通过储存指令和数据两者来方便外部数据储存设备的断开。磁盘驱动器控制器1300和内部磁盘驱动器1450可以使用包括例如但不限于以上关于i/o总线1250所提及的所有通信协议的几乎任何类型的通信协议，来彼此通信或与芯片组1150通信。

重要的是要注意，上面关于图5描述的系统1000仅仅是如上关于图1至图4讨论的半导体装置和/或方法的一个示例。在替代实施例(诸如，例如但不限于蜂窝电话或数字照相机)中，组件可以与图5中所示的实施例不同。

尽管上文已经描述了各种实施例，本领域技术人员将理解的是所描述的实施例仅为示例。因此，本文描述的包括电源门控电路的半导体装置及其修复方法不应基于描述的实施例而受到限制。