本申请要求2017年3月24日提交给韩国知识产权局的韩国专利申请no.10-2017-0037866的优先权，其公开内容通过引用其全部合并于此。
本发明构思涉及一种存储器件的操作方法。
背景技术：
非易失性存储器件包括相变随机存取存储器(pram)、电阻式随机存取存储器(rram)和磁性随机存取存储器(mram)。非易失性存储器件使用电阻的变化作为存储信息的机制。
技术实现要素：
根据本发明构思的示例性实施例，提供一种操作存储器件的方法如下。使用统计模型来确定存储单元的可变电阻器的电阻rdyn和该电阻rdyn的变化δrdyn。使用电阻rdyn和该电阻rdyn的变化δrdyn来确定可变电阻器的平均电阻rdyn_avg和β值。进而使用平均电阻rdyn_avg和β值来确定连接在存储单元与用于产生电源电压vpgm的电源发生器之间的插入电阻器的电阻ra。
根据本发明构思的示例性实施例，提供一种存储器件的操作方法如下。使用统计模型来确定存储单元的可变电阻器的电阻rdyn和该电阻rdyn的变化δrdyn。使用电阻rdyn和该电阻rdyn的变化δrdyn来确定可变电阻器的平均电阻rdyn_avg和β值。平均电阻rdyn_avg和β值用于确定第一电阻rl。确定寄生电阻器的电阻rpara。寄生电阻器设置在存储单元与用于产生电源电压vpgm的电源发生器之间。第一电阻rl和寄生电阻器的电阻rpara用于确定连接在存储单元与电源发生器之间的插入电阻器的电阻ra。
根据本发明构思的示例性实施例，提供一种存储器件的操作方法如下，该存储器件包括存储单元的可变电阻器、电源发生器以及连接在存储单元的可变电阻器与电源发生器之间的插入电阻器。统计模型用于确定可变电阻器的电阻rdyn和该电阻rdyn的变化δrdyn。基于可变电阻器的电阻rdyn和该电阻rdyn的变化δrdyn，确定插入电阻器的电阻ra。基于可变电阻器的电阻rdyn和插入电阻器的电阻ra，产生电源电压vpgm。电源电压vpgm被施加到串联连接的可变电阻器和插入电阻器。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的这些和其他特征将变得更加明显，其中：
图1是根据本发明构思的示例性实施例的存储系统的框图；
图2是根据本发明构思的示例性实施例的存储器件的框图；
图3a、图3b和图4是示出根据本发明构思的示例性实施例的图2的存储单元阵列的视图；
图5是根据本发明构思的示例性实施例的包括存储器件100的存储系统10的框图；
图6是根据本发明构思的示例性实施例的图5的存储器件100的框图；
图7a是根据本发明构思的示例性实施例的图5的存储器件100的框图；
图7b是根据本发明构思的示例性实施例的图7a的存储器件100的电路图；
图8是示出根据本发明构思的示例性实施例的存储器件的优点的曲线图；以及
图9是示出根据本发明构思的示例性实施例的存储器件的操作方法的流程图。
具体实施方式
图1是根据本发明构思的示例性实施例的存储系统的框图。
参照图1，根据示例性实施例的存储系统包括多个存储器件11_1至11_m(其中，m是自然数)和存储器控制器21。
存储器件11_1至11_m和存储器控制器21经由控制线和输入/输出(i/o)数据线连接。例如，存储器控制器21可以经由控制线向存储器件11_1至11_m提供各种命令(例如，写入命令、读取命令等)。此外，存储器控制器21可以经由i/o数据线与存储器件11_1至11_m交换数据。
存储器件11_1至11_m被图示为彼此共享控制线和i/o数据线，但是本发明构思不限于此。例如，存储器件11_1至11_m可以共享i/o数据线，但是可以不共享控制线。
存储器件11_1至11_m可以包括各种类型的存储器件。存储器件11_1至11_m可以包括诸如例如动态随机存取存储器(dram)的易失性存储器件，以及诸如例如nand闪存或nor闪存的非易失性存储器件。存储器件11_1至11_m还可以包括使用电阻材料的非易失性存储器件，诸如例如相变随机存取存储器(pram)、电阻式随机存取存储器(rram)和磁性随机存取存储器(mram)。
图2是根据本发明构思的示例性实施例的存储器件的框图。为了便于描述，存储器件11_1至11_m被分别假定为具有十六个存储体的非易失性存储器件。然而，本发明构思不限于此。
参照图2，非易失性存储器件包括存储单元阵列、多个感测放大器/写入驱动器(sa/wd)2_1至2_8以及外围电路区域3。
存储单元阵列可以包括多个存储体1_1至1_16，存储体1_1至1_16中的每一个可以包括多个存储块blk0至blk7，并且存储块blk0至blk7中的每一个可以包括以矩阵排列的多个非易失性存储单元。在存储体1_1至存储体1_16中的每一个中设置有八个存储块，但是本发明构思不限于此。
尽管没有具体示出，但是用于指定要读取或写入的电阻式存储单元的行的行选择电路以及用于指定要读取或写入的电阻式存储单元的列的列选择电路可以被设置为与存储体1_1至存储体1_16相对应。
感测放大器/写入驱动器2_1至2_8中的每一个被设置为与两个存储体相对应，并且对这两个存储体执行读取操作和写入操作。例如，第一存储体1_1和第二存储体1_2共享第一感测放大器/写入驱动器2_1；第十五存储体1_15和第十六存储体1_16共享第八感测放大器/写入驱动器2_8。在本示例性实施例中，感测放大器/写入驱动器2_1至2_8中的每一个被设置为与两个存储体相对应，但是本发明构思不限于此。例如，感测放大器/写入驱动器2_1至2_8中的每一个可以被设置为与一个存储体相对应或与四个存储体相对应。
在外围电路区域3中，可以设置有用于操作列选择电路、行选择电路以及感测放大器/写入驱动器2_1至2_8的逻辑电路块和电源发生器。
图3a、图3b和图4是示出图2的存储单元阵列的视图。
参照图3a和图3b，存储单元阵列可以具有交叉点结构。交叉点结构是一个存储单元形成在一条线与另一条线的交点处的结构。例如，位线bl1_1至bl4_1形成为在第一方向上延伸，字线wl1_1至wl3_1形成为与位线bl1_1至bl4_1相交，并且电阻式存储单元mc分别形成在位线bl1_1至bl4_1与字线wl1_1到wl3_1的交点处。
在电阻式存储单元mc是pram的情况下，每个电阻式存储单元mc包括具有相变材料的可变电阻器gst和控制在可变电阻器gst中流动的电流的存取元件。
参照图3a，每个电阻式存储单元mc的存取元件可以是在位线bl1_1至bl4_1之一与字线wl1_1至wl3_1之一之间的、与可变电阻器gst串联连接的二极管d或晶体管(未示出)。然而，本发明构思不限于此。例如，参照图3b，每个电阻式存储单元mc的存取元件可以是在位线bl1_1到bl4_1之一与字线wl1_1到wl3_1之一之间的、与可变电阻器gst串联连接的双向阈值开关(ots)。
相变材料的示例包括诸如gasb、insb、inse、sb2te3和gete的两种元素的二元化合物；诸如gesbte、gasete、insbte、snsb2te4和insbge的三种元素的三元化合物；或者诸如aginsbte、(gesn)sbte、gesb(sete)或te81ge15sb2s2的四种元素的化合物。在示例性实施例中，由锗(ge)、锑(sb)和碲(te)组成的gesbte可以用作相变材料。
在电阻式存储单元mc是rram的情况下，每个电阻式存储单元mc的可变电阻器gst可以包括例如nio或钙钛矿。钙钛矿可以是诸如锰酸盐(pr0.7ca0.3mno3、pr0.5ca0.5mno3、其它pcmo、lcmo等)、滴定盐(titernate)(sto:cr)和锆酸盐(szo:cr、ca2nb2o7:cr、ta2o5:cr)的化合物。每个电阻式存储单元mc的可变电阻器gst可以具有灯丝的形状，并且每个可变电阻器gst可以用作流过每个电阻式存储单元mc的单元电流的电流路径。
存储单元阵列可以具有三维(3d)层叠结构，如图4所示。3d层叠结构是多个存储单元层111_1至111_8彼此垂直层叠的结构。图4的存储单元阵列具有八个存储单元层111_1到111_8的层叠，但是本发明构思不限于此。存储单元层111_1至111_8中的每一个可以包括多个存储单元组和/或多个冗余存储单元组。在示例性实施例中，例如，存储单元层111_1至111_8中的每一个可以具有如图3a和图3b所示的交叉点结构，但是本发明构思不限于此。
图5是根据本发明构思的示例性实施例的包括存储器件100的存储系统10的框图。
参照图5，存储系统10可以包括存储器件100和存储器控制器21。存储器件100可以包括存储单元阵列110、读/写电路120、控制逻辑130和传感器140。如果存储系统10是电阻式存储系统，则存储单元阵列110可以包括多个电阻式存储单元。
存储器控制器21可以响应于从主机接收到的读取请求或写入请求来控制从存储器件100读取数据或者写入(或编程)数据到存储器件100。例如，存储器控制器21可以通过提供地址addr、命令cmd和控制信号ctrl来控制存储器件100的编程操作、读取操作和擦除操作。此外，存储器控制器21和存储器件100可以交换写入到存储器件100或从存储器件100读取的数据data。
虽然没有具体示出，但是存储器控制器21可以包括随机存取存储器(ram)、处理单元、主机接口和存储器接口。ram可以用作处理单元的操作存储器。处理单元可以控制存储器控制器21的操作。主机接口可以包括用于在主机与存储器控制器21之间交换数据的协议。存储器控制器21可以被配置为例如经由以下协议中的至少一种与主机通信：通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连快速(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小接口(scsi)协议、增强型小磁盘接口(esdi)协议和集成驱动电子设备(ide)协议。
存储单元阵列110可以包括分别设置在多个第一信号线(未示出)与多个第二信号线(未示出)之间的交点处的多个存储单元(未示出)。例如，第一信号线可以是位线，第二信号线可以是字线。本发明构思不限于此。例如，第一信号线可以是字线，并且第二信号线可以是位线。
多个存储单元可以是仅存储一个位的单电平单元(slc)，或者可以是存储两个或更多个位的多电平单元(mlc)。在示例性实施例中，多个存储单元可以包括slc和mlc。在将一位数据写入存储单元的情况下，取决于写入的数据，存储单元可以具有例如两种电阻分布。在将两位数据写入存储单元的情况下，取决于写入的数据，存储单元可以具有例如四种电阻分布。在将三位数据写入能够存储三位数据的三电平单元(tlc)的情况下，取决于写入的数据，tlc可以具有例如八种电阻分布。然而，本发明构思不限于此。例如，多个存储单元可以包括能够存储四位或更多位的存储单元。
例如，存储单元阵列110可以包括具有二维(2d)水平结构的存储单元。本发明构思不限于此。例如，存储单元阵列110可以包括具有3d垂直结构的存储单元。
在示例性实施例中，存储单元阵列110可以包括电阻式存储单元。
读/写电路120对多个存储单元执行写入操作和读取操作。读/写电路120可以经由多个位线连接到多个存储单元，并且读/写电路120可以包括用于将数据写入到多个存储单元的写入驱动器以及用于感测多个存储单元的电阻部件的感测放大器。
控制逻辑130可以控制存储器件100的整体操作，并且控制逻辑130也可以控制读/写电路120执行存储操作，诸如写入操作和读取操作。例如，存储器件100可以包括电源产生电路以产生用于写入操作及读取操作的各种写入电压和读取电压，且可以在控制逻辑130的控制下调节写入电压和读取电压的电平。
例如，存储器件100可以包括参考信号产生电路，以产生用于读取操作的各种参考信号，并且参考信号产生装置可以产生参考电流或参考电压。可以在控制逻辑130的控制下调节参考电流或参考电压的电平。
在存储器件100的写入操作期间，存储单元阵列110的多个存储单元的可变电阻器的电阻可以根据待写入数据而增加或减少。例如，存储单元阵列110的多个存储单元中的每一个可以具有与当前存储在其中的数据相对应的电阻，并且存储单元阵列110的多个存储单元中的每一个的电阻可以根据待写入数据而增加或减小。存储器件100的写入操作可以分为复位写入操作或设置写入操作。电阻式存储单元在其设置状态下可以具有较高的电阻。在复位写入操作期间，执行写入操作以增加存储单元阵列110的多个存储单元的可变电阻器的电阻。另一方面，在设置写入操作期间，执行写入操作以降低存储单元阵列110的多个存储单元的可变电阻器的电阻。
可以通过各种读取方法来执行存储器件100的读取操作。在各种读取方法的每一种中，可以通过一个或多个读取因子来执行读取操作，并且读取因子的类型可以根据读取方法而不同。例如，电流感测方法可以使用参考电流和参考电压作为读取因子，并且该方法可以通过将参考电流施加到选中的存储单元，并将由参考电流引起的选中存储单元的感测节点的电压与参考电压进行比较来确定数据。在另一个示例中，电压感测方法可以使用预充电电压和参考电压作为读取因子，并且该方法通过将选中存储单元的感测节点预充电到预定电平，利用流过选中存储单元的电流来降低选中存储单元的感测节点的电平，并且将选中存储单元的感测节点的电压与参考电压进行比较来确定数据。
参照图7a至图9，传感器140可以测量存储单元210的可变电阻器212的电阻rdyn。然后，传感器140可以将测量结果发送到ra确定电路220-1以确定插入电阻器220-2的电阻。例如，插入电阻器220-2可以是根据ra确定电路220-1的输出来设置其电阻的可变电阻器。
结果，即使当在写入操作期间存储单元210中产生的热量波动时，也可以进行补偿，使得在均匀温度下对数据进行稳定地编程。
图5的存储器控制器21和存储器件100可以被集成到单个半导体器件中。例如，存储器控制器21和存储器件100可以被集成到单个半导体器件中以配置存储卡。例如，存储卡可以包括pc卡(例如，个人计算机存储卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc)、sd卡(sd、迷你sd)微型sd或sdhc)、通用闪存存储装置(ufs)等。在示例性实施例中，存储器控制器21和存储器件100可以被集成到单个半导体装置中以配置固态盘(ssd)。
图6是图5的存储器件100的框图。
参照图6，存储器件100可以包括存储单元阵列110、读/写电路120和控制逻辑130。存储器件100还可以包括参考信号发生器150、电源发生器160、行解码器170和列解码器180。读/写电路120可以包括感测放大器(sa)121和写入驱动器(wd)122。
存储单元阵列110的多个存储单元可以连接到第一信号线和第二信号线。第一信号线可以是位线bl，第二信号线可以是字线wl。响应于经由位线bl和字线wl提供的各种电压信号或电流信号，可以将数据写入到选中存储单元或者从选中存储单元读取数据，但是可以防止将数据写入到其他未选中的存储单元或者从其他未选中的存储单元读取数据。
可以与命令cmd一起接收用于指定要访问的存储单元的地址addr。地址addr可以包括用于从存储单元阵列110中选择字线wli的行地址x_addr以及用于从存储单元阵列110中选择位线blj的列地址y_addr。行解码器170可以根据行地址x_addr来执行字线选择操作，并且列解码器180可以根据列地址y_addr来执行位线选择操作。
读/写电路120可以连接到位线bl以将数据写入到存储单元阵列110的多个存储单元或者从存储单元阵列110的多个存储单元中读取数据。例如，可以经由读/写电路120将预定电压信号或电流信号提供到存储单元阵列110中。例如，在以单极方式执行存储操作的情况下，可以从电源发生器160产生设置电压vset和复位电压vreset，并经由读/写电路120将其提供给存储单元阵列110。在以双极方式执行存储操作的情况下，可以从电源发生器160产生复位电压vreset，并且可以经由行解码器170将其提供至存储单元阵列110。可以从电源发生器160产生读取电压vread，并将其提供给读/写电路120来用于读取操作。
参考信号发生器150可以产生用于数据读取操作的各种参考信号，诸如参考电压vref和参考电流iref。例如，在数据读取操作期间，感测放大器121可以连接到位线bl的一个节点(例如，感测节点)以确定数据，并且可以通过将感测节点的感测电压与参考电压vref相比较来读取数据的值。在采用电流感测方法的情况下，参考信号发生器150可以产生参考电流iref并且可以将参考电流iref提供给存储单元阵列110，并且可以通过将由参考电流iref引起的感测节点的感测电压与参考电压vref相比较来读取数据的值。
在将数据写入存储单元阵列110之后，可以通过将验证电压vver或验证电流iver施加到存储单元阵列110来执行验证操作。
读/写电路120可以根据在验证操作中从存储单元阵列110读取的数据值的读取结果，向控制逻辑130提供通过/失败信号(p/f)。控制逻辑130可以通过参考通过/失败信号p/f来控制存储单元阵列110的写入操作和读取操作。
控制逻辑130可以基于从存储器控制器21接收到的命令cmd、地址addr和控制信号ctrl，来输出各种控制信号ctrl_rw，以用于向存储单元阵列110写入数据或者从存储单元阵列110读取数据。因此，控制逻辑130可以控制存储器件100中执行的各种操作。
图7a是根据本发明构思的示例性实施例的图5的存储器件100的框图，图7b是图7a的存储器件100的电路图。
参照图7a和图7b，存储器件100包括存储单元210、ra确定电路220-1和插入电阻器220-2。
如上所述，存储单元210包括可变电阻器212和存取元件214，存取元件214控制可变电阻器212中流动的电流。
插入电阻器220-2包括在写入操作期间在存储单元210中产生的热量波动的情况下调节电阻以执行补偿的电阻器。在示例性实施例中，插入电阻器220-2可以连接在存储单元210与电源发生器160之间，使得插入电阻器220-2从电源发生器160接收电源电压vpgm。但是本发明构思不受限制于此。
存储单元210中产生的热量可以由等式(1)表示：
heat＝vpgm2/(rdyn+ra+rpara)2×rdyn...等式(1)，
其中“heat”表示存储单元210中产生的热量，rpara表示存储单元210与电源发生器160之间的寄生电阻器213的电阻。
参照等式(1)，存储单元210中产生的热量的变化可以通过控制连接在存储单元210与电源发生器160之间的插入电阻器220-2的电阻ra来补偿。电源发生器160将电源电压vpgm供应给插入电阻器220-2。可以由ra确定电路220-1确定插入电阻器220-2的电阻ra。
存储器件100可以基于统计模型来确定存储单元210的可变电阻器212的电阻rdyn和该电阻rdyn的变化δrdyn。统计模型是通过考虑了各种处理参数的电阻数据对可变电阻器212的工作特性的建模。因此，可变电阻器212的电阻rdyn和该电阻rdyn的变化δrdyn可以根据特定的条件(诸如具体的处理参数)而变化。传感器140可以具有电阻rdyn的变化δrdyn的统计模型。然而，本发明构思不限于此。例如，ra确定电路220-1可以具有电阻rdyn的变化δrdyn的统计模型。
此后，存储器件100可以使用可变电阻器212的电阻rdyn和该电阻rdyn的变化δrdyn来确定可变电阻器212的平均电阻rdyn_avg和β值beta。
例如，存储器件200可以使用等式(2)来确定平均电阻rdyn_avg：
rdyn-δrdyn＜rdyn_avg＜rdyn+δrdyn...等式(2)。
可以确定平均电阻rdyn_avg在由等式(2)指示的范围内。
例如，存储器件100可以使用等式(3)来确定β值beta：
此后，存储器件100可以使用平均电阻rdyn_avg和β值beta来确定插入电阻器220-2的电阻ra。
例如，存储器件100可以使用等式(4)，使用平均电阻rdyn_avg和β值“beta”来确定第一电阻rl：
rl＝beta*rdyn_avg...等式(4)。
存储器件100可以使用等式(5)来确定插入电阻器220-2的电阻ra：
ra＝rl-rpara...等式(5)。
例如，存储器件100可以确定通过从第一电阻rl减去存储单元210与电源发生器160之间的寄生电阻器213的电阻rpara而获得的值，作为插入电阻器220-2的电阻ra。
在示例性实施例中，ra确定电路220-1可以从传感器140接收关于存储单元210的可变电阻器212的电阻rdyn和该电阻rdyn的变化δrdyn的信息。
在确定插入电阻器220-2的电阻ra之后，存储器件100可以根据要在存储单元210中产生的目标热量来确定电源电压vpgm的电平。目标热量表示通过补偿在存储单元210中产生的热量而获得的电平。存储器件100可以通过使用电源发生器160将具有预定电平的电源电压vpgm提供给存储单元210。
例如，等式(1)可以被重写如下：
在确定插入电阻器220-2的电阻ra之后，可以使用等式(6)来确定电源电压vpgm的电平。可以基于可变电阻器212的电阻rdyn和插入电阻器220-2的电阻ra来确定电源电压vpgm的电平。结果，即使在编程期间在存储单元210中产生的热量操作波动，也可以执行补偿，使得在均匀的温度下对数据进行稳定地编程。
图8是示出根据本发明构思的示例性实施例的存储器件的优点的曲线图。
参考图8，曲线g1表示存储单元210中产生的热量与存储单元210的可变电阻器212的电阻rdyn之间的关系。
曲线g1是经过坐标(a，d)、坐标(c，f)和坐标(b，e)的虚线。在a和b之间的部分对应于可变电阻器212的电阻rdyn的变化δrdyn，在d和e之间的部分对应于存储单元210中产生的热量的变化δj。
当β值“beta”是第一值时，可以由曲线g2来表示存储单元210中产生的热量与可变电阻器212的电阻rdyn之间的关系。当β值“beta”是第二值时，可以由曲线g3来表示存储单元210中产生的热量与可变电阻器212的电阻rdyn之间的关系。
曲线g2低于坐标(c，f)左侧的曲线g1，并且高于坐标(c，f)右侧的曲线g1。例如，曲线g2具有比曲线g1小的斜率，这意味着对于曲线g2来说，相对于可变电阻器212的电阻rdyn中的变化δrdyn，在存储单元210中产生的热量的变化δj比曲线g1更小
曲线g3低于坐标(c，f)左侧的曲线g2，并且高于坐标(c，f)右侧的曲线g2。例如，曲线g3具有比曲线g2更小的斜率，这意味着对于曲线g3来说，相对于可变电阻器212的电阻rdyn的变化δrdyn，存储单元210中产生的热量的变化δj比曲线g1小的更多。
通过以上述方式控制β值“beta”，即使在编程操作期间在存储单元210中产生的热量波动，也可以适当地执行补偿。
图9是示出根据本发明构思的示例性实施例的存储器件的操作方法的流程图。
参照图7a、图7b和图9，在s901中，确定存储单元210的可变电阻器212的电阻rdyn和该电阻rdyn的变化δrdyn。
在s903中，使用电阻rdyn同时使用电阻rdyn的变化δrdyn平均电阻rdyn_avg来确定可变电阻器212的平均电阻rdyn_avg和beta(β)值，并且使用平均电阻rdyn_avg和β值来确定插入电阻器220-2的电阻ra。
例如，使用平均电阻rdyn_avg和β值来确定第一电阻rl，并且将通过从第一电阻rl减去在存储单元210与产生电源电压vpgm的电源发生器160之间寄生电阻器213的电阻rpara而获得的值确定为电阻ra。
在s905中，根据存储单元210中产生的目标热量来确定电源电压vpgm的电平。
该操作方法还可以包括通过使用电源发生器160将具有预定电平的电源电压vpgm提供给存储单元210。
虽然已经参照本发明的示例性实施例示出和描述了本发明构思，但是对于本领域的普通技术人员来说显而易见的是，在不脱离如以下权利要求所限定的本发明的精神和范围的情况下，可以做出形式和细节上的各种改变。