本发明涉及半导体存储装置以及半导体存储装置的试验方法，特别是涉及具备考虑了数据的读出裕度的试验电路的半导体存储装置以及半导体存储装置的试验方法。
背景技术：
以往，作为公开主要着眼于试验方法的半导体存储装置的文献，已知有专利文献1。专利文献1所公开的半导体存储装置在能够在一个读出放大器连接第一以及第二位线对的共用读出放大器方式DRAM中，在测试模式时，如以下那样控制第一以及第二位线对的连接。在从存储单元读出数据的过程中，在选择字线WL0之前，使新追加的测试用控制信号ZWLF从“H”变化为“L”，从而使控制第二位线对的连接的信号S1U为“H”，来将在通常动作中不使用的第二位线对也与读出放大器连接。由此，在使位线容量为通常动作的两倍的状态下选择字线WL0来从规定单元读出数据。在专利文献1中，根据以上的构成，在单元容量余量不足的情况下不能够正确地读出数据。
另外，也已知有专利文献2。专利文献2所公开的铁电存储装置的特征在于，具备铁电电容器、连接该铁电电容器的一端且具有杂散电容器的读出线、以及能够与杂散电容器并联地与读出线连接的测试用电容器，通过在将测试用电容器与读出线连接的状态下，对铁电电容器的另一端施加电压，并检测在读出线产生的电位，来进行筛选。
另一方面，作为具备基于一对晶体管的存储单元的半导体存储装置的试验方法，已知有专利文献3所公开的试验方法。专利文献3公开了半导体非易失性存储电路的试验方法，该半导体非易失性存储电路具有：形成存储单元的一对第一晶体管以及第二晶体管、生成与在第一晶体管流过的第一通态电流I1和在第二晶体管流过的第二通态电流I2之间的高低关系对应的逻辑电平的输出信号的读出放大器SA、以及独立地控制是否给予第一通态电流I1偏置以及是否给予第二通态电流I2偏置的测试电路TEST。
专利文献1：日本特开平10－308100号公报
专利文献2：日本特开平11－353898号公报
专利文献3：日本特开2012－014799号公报
另外，特别是在两个存储单元(“读出对象单元”和“互补用单元”)互补地储存数据并对两者进行比较来判定一个数据的结构的半导体存储装置(半导体存储器)中，要求预先并且定量地测试两个存储单元本身是否没有潜在的故障、在进行读出的情况下是否具有足够的裕度(余量)的部件。此外，以下有对“读出对象单元”以及“互补用单元”进行总称而称为“单位单元”的情况。
对于这一点，专利文献1所公开的半导体存储装置和专利文献2所公开的铁电存储装置均公开了在使用两个单位单元存储一个数据的构成的半导体存储器中进行读出动作余量测试的情况下的试验方法。在专利文献1的试验方法中，在读出余量测试时，将测试用的存储单元附加给与位线成对的位线而使负荷容量增加，减小读出电压，从而以更严格的条件进行测试。另一方面，在专利文献2的试验方法中，在进行读出余量测试时，对读出对象附加读出对象以外的非选择位线来增加负荷容量，从而以更严格的条件进行测试。
然而，专利文献1或者专利文献2所公开的试验方法均是在利用两个单位单元存储一个数据的半导体存储器中，对与位线成对的位线附加测试用存储单元或者附加非选择存储单元的位线来增加负荷容量，减小读出电压，来进行余量测试的试验方法。换句话说，虽说是余量测试，但也仅是通过与通常的读出时相比增加容量负荷进行测试从而来测试动作余量的方法，并不是定量地测试读出动作时的余量的试验方法。
另一方面，专利文献3所公开的半导体非易失性存储电路的试验方法在一定的条件下能够定量地试验余量。即，在专利文献3所公开的半导体非易失性存储电路的试验方法中，对通态电流较少侧(数据“0”侧)的单位单元给予偏置电流，并利用读出放大器对其合计电流与通态电流较多侧(数据“1”侧)的通态电流进行比较，所以能够间接地一定程度定量地进行通态电流较多侧的单位单元的试验。然而，由于只能够附加偏置，所以对于通态电流较少侧的单位单元不能够严格地进行定量的试验。
更详细而言，专利文献3所公开的半导体非易失性存储电路的试验方法仅能够发现通态电流的差分，所以例如数据0、1的组合中的通态电流无论分别为0μA和5μA，还是分别为100μA和105μA，均通过试验。即，在数据0、1的组合中不能够区别相同差分电流的组合。
并且，在专利文献3所公开的半导体非易失性存储电路的试验方法中，在存储单元块内具备用于给予偏置电流的冗余的存储单元，但在通常的读出动作中，该冗余的存储单元作为负荷容量作用。因此，在专利文献3所公开的半导体非易失性存储电路的试验方法中，存在读出动作时的负荷变重，访问延迟这样的问题。
另一方面，在为了余量试验而对半导体存储装置附加了冗余的存储单元的情况下，若该冗余的存储单元也能够作为备用单元来使用，则极其方便。备用单元例如是指在半导体存储装置的出厂检查等时检测到有不良情况的存储单元的情况下，用于与该不良单元进行置换的合格的存储单元。对于这一点，在专利文献3所公开的半导体非易失性存储电路中，冗余的存储单元的字线成为与本来的存储单元的字线不同的专用的字线，所以不能够作为备用单元来使用。
技术实现要素：
本发明鉴于以上那样的问题点，目的在于提供具备在具有在一对单元互补地储存数据的存储单元的半导体存储装置中，能够包括裕度值地对各单元的异常的有无进行试验，并且能够抑制对存储单元的负荷上的影响并且也能够使其作为存储单元的备用来发挥作用的试验电路的半导体存储装置以及半导体存储装置的试验方法。
本发明所涉及的半导体存储装置包括：存储单元，其具备储存数据的第一单元以及储存上述数据的互补数据的第二单元；冗余存储单元，其具备储存对上述互补数据附加了余量的带余量互补数据的第三单元以及储存对上述数据附加了余量的带余量数据的第四单元；以及控制部，其控制为比较上述数据与上述带余量互补数据来执行上述第一单元的试验，并且比较上述互补数据与上述带余量数据来执行上述第二单元的试验。
另一方面，本发明所涉及的半导体存储装置的试验方法是包括存储单元以及冗余存储单元的半导体存储装置的试验方法，上述存储单元具备储存数据的第一单元以及储存上述数据的互补数据的第二单元，上述冗余存储单元具备储存对上述互补数据附加了余量的带余量互补数据的第三单元以及储存对上述数据附加了余量的带余量数据的第四单元，在半导体存储装置的试验方法中，通过控制部控制为比较上述数据与上述带余量互补数据来执行上述第一单元的试验，并且比较上述互补数据与上述带余量数据来执行上述第二单元的试验。
根据本发明，能够提供具备在具有在一对单元互补地储存数据的存储单元的半导体存储装置中，能够包括裕度值地对各单元的异常的有无进行试验，并且能够抑制对存储单元的负荷上的影响并且也能够使其作为存储单元的备用来发挥作用的试验电路的半导体存储装置以及半导体存储装置的试验方法。
附图说明
图1是表示实施方式所涉及的半导体存储装置的构成的一个例子的框图。
图2是表示第一实施方式所涉及的半导体存储装置的构成的一个例子的电路图。
图3是表示实施方式所涉及的半导体装置的存储单元的构成的一个例子的电路图。
图4是表示第一实施方式所涉及的半导体存储装置的试验方法中的动作的一个例子的时序图。
图5是表示第二实施方式所涉及的半导体存储装置的构成的一个例子的电路图。
附图标记说明：10…半导体存储装置，12…存储单元块，12－1、……、12－N…存储单元块(0)、……、12－(N－1)，14…冗余存储单元块，16…多路复用器，18、18－1、18－2…读出放大器，20…输出缓冲器，22…控制电路，24…X解码器，30、30－1、30－2、30－3、30－4…存储单元，40、40－1、40－2…冗余存储单元，50－1～50－8…传输门，T1～T8…晶体管。
具体实施方式
以下，参照附图，对用于实施本发明的方式进行详细说明。
[第一实施方式]
参照图1～图4，对本实施方式所涉及的半导体存储装置以及半导体存储装置的试验方法进行说明。本实施方式所涉及的半导体存储装置以及半导体存储装置的试验方法构成为在对两个单位单元进行比较并利用读出放大器进行期望值判定的半导体存储器中，两个单位单元能够分别独立地进行余量测试，并且构成为能够精度良好地定量地测试电压(或者电流)的差分。换句话说，通过将具备两个单位单元的存储单元与具备储存使两个单位单元的各个所储存的数据具有余量后的数据的两个单位单元的冗余单元进行比较并进行判定，从而能够定量地进行余量测试。
这里，本实施方式所涉及的“余量”是指在对“1”或者“0”的逻辑值与各自的互补值(相对于“1”的“0”、相对于“0”的“1”)进行比较的情况下，加到各自的互补值或者从各自的互补值减去的判定变得不利的方向的物理量。例如，设在期望值(在试验对象的存储单元预测出的逻辑值)为“0”的情况下流过的读出电流为0A，设在期望值为“1”的情况下流过的读出电流为100μA。该情况下，若将相对于期望值“0”的比较对象例如设为80μA，则该情况下的余量α为α＝20μA。另外，若将相对于期望值“1”的比较对象设为30μA，则该情况下的余量α为α＝30μA。以下，将作为比较对象的“1”包括余量地记为“1－α”，将作为比较对象的“0”包括余量地记为“0+α”。
如图1所示，本实施方式所涉及的半导体存储装置(半导体存储器)10包括作为多个(在图1中示出N个的例子)存储单元块的存储单元块(0)12－1、存储单元块(1)12－2、存储单元块(2)12－3、存储单元块(3)12－4、……、存储单元块(N－1)12－N(以下，在进行总称的情况下，称为“存储单元块12”)、冗余存储单元块14、多路复用器(MUX)16、读出放大器(S.A.)18、输出缓冲器20、控制电路22以及X解码器(XDEC)24而构成。
存储单元块12是配置有多个用于存储用户数据的存储单元30(参照图2)的块。本实施方式所涉及的存储单元30具备互补地储存数据的“读出对象单元”和“互补用单元”。冗余存储单元块14是配置有在执行本实施方式所涉及的半导体存储装置的试验方法(以下，称为“本试验方法”)的情况下使用的一个以上的冗余存储单元40(参照图2)的块。在本实施方式所涉及的半导体存储装置10中，作为冗余存储单元40使用与存储单元30相同的构成的单元。然而，并不限定于此，只要满足以下说明的功能，则也可以使用与存储单元30不同的形态的冗余存储单元。后述存储单元30、冗余存储单元40的详细。
控制电路22在通常的用户数据的读出时，根据输入地址，生成字线(WLx)用解码信号、读出选择线(RLx)用解码信号、多路复用器(YAx)用解码信号等。另外，在本试验方法中，生成经由测试信号TEST＿MAGN对输入地址施加了逻辑转换后的解码信号(对解码信号进行解码来生成选择信号)，进行控制来将存储单元30的“读出对象单元”与冗余存储单元40的“互补用单元”进行比较，或者将存储单元30的“互补用单元”与冗余存储单元40的“读出对象单元”进行比较。换句话说，进行将存储单元30的“互补用单元”置换为冗余存储单元的“互补用单元”，将存储单元30的“读出对象单元”置换为冗余存储单元的“读出对象单元”的控制。
X解码器24接受解码信号，控制字线(WLx)、读出选择线(RLx)的选择/非选择。在本试验方法的执行时，也同时选择冗余存储单元40。
多路复用器16接受解码信号，控制多路复用器(YAx)的选择/非选择、位线(BLx)的选择/非选择。选择出的位线(BLx)与读出放大器18连接。在本试验方法的执行时，根据解码信号，选择与冗余存储单元40连接的位线(BLx)。
读出放大器18若输入所选择的存储单元30(读出对象单元和互补用单元)则判定期望值(基于输入信号的差分，判定单位单元所储存的数据是“0”还是“1”)。另一方面，在本试验方法的执行时，对由多路复用器16切换的存储单元30的两个单位单元中的一个单位单元所储存的数据与对应的冗余存储单元40的一个单位单元所储存的数据进行比较来进行期望值判定。
输出缓冲器20最终将在读出放大器18进行了期望值判定后的信息输出到外部。
接下来，对输入到控制电路22或者从控制电路22输出的各信号进行说明。图1所示的EN信号是器件选择信号(使能信号)。READIN信号(读入信号：Read-in signal)是表示存储单元30、冗余存储单元40的读出的定时的信号。PGMIN信号(程序信号：Program-in signal)是控制本试验方法的程序等的输入的信号。ERSIN信号(擦除信号：Erase-in signal)是控制所输入的本试验方法的程序等的消除的信号。
TEST＿MAGN信号(测试余量信号)是控制执行本试验方法的定时的信号。Address信号(地址信号)是指定存储单元30的地址的信号。AM1信号是在本试验方法中，组合地指定存储单元30的单位单元和冗余存储单元40的单位单元的信号。在本试验方法中，存储单元30的“读出对象单元”和冗余存储单元40的“互补用单元”、或者存储单元30的“互补用单元”和冗余存储单元40的“读出对象单元”相组合。DATAIN信号是表示应该储存于半导体存储装置10的数据的信号。READY信号是向外部示出半导体存储装置10等待信号输入的信号。
参照图2，对本实施方式所涉及的半导体存储装置10的具体的电路进行说明。图2示出半导体存储装置10的构成中的存储单元块(0)12－1、存储单元块(1)12－2、冗余存储单元块14、多路复用器16以及读出放大器18。当然，存储单元块12并不限定于两个，能够根据半导体存储装置10的存储容量等来设置适当的数目。
在图2中，抽出构成存储单元块(0)的多个存储单元中的存储单元30－1和存储单元30－2(在进行总称的情况下，称为“存储单元30”)来进行示出。同样地，抽出构成存储单元块(1)的多个存储单元中的存储单元30－3和存储单元30－4来进行示出。
另一方面，在图2中，抽出构成冗余存储单元块14的冗余存储单元中的冗余存储单元40－1和冗余存储单元40－2(在进行总称的情况下，称为“冗余存储单元40”)来进行示出。如图2所示，在本实施方式中，作为冗余存储单元40的电路使用与存储单元30相同的电路。
如图2所示，存储单元30－1、30－3以及冗余存储单元40－1通过共用的位线BL0、BLC0连接。另一方面，存储单元30－2、30－4以及冗余存储单元40－2通过共用的位线BL1、BLC1连接。即，在图2中示出两个系列等的存储单元的列。当然，该列的数目并不限定于两个，能够根据半导体存储装置10的存储容量等来设置适当的数目。以下，为了方便，将存储单元30－1、30－3以及冗余存储单元40－1的列称为“0系存储器”，并将存储单元30－2、30－4以及冗余存储单元40－2的列称为“1系存储器”。
参照图3，对本实施方式所涉及的存储单元30的构成进行更详细的说明。在图3中例示了存储单元30－1，但其它的存储单元30以及冗余存储单元40的构成也相同。如图3所示，存储单元30－1是包括MOS(Metal Oxide Semiconductor：金属氧化物半导体)型晶体管T1、T2、T3、T4、T5、T6、T7、T8而构成的两位类型的存储单元。晶体管T1～T8既可以是N型也可以是P型，但在本实施方式中使用N型。此外，在本实施方式中使用两位的存储单元是为了使数据的保持时的可靠性进一步提高。
晶体管T1、T4、T5、T8是浮栅型的晶体管，对该浮栅注入电子(热载流子)而与逻辑值“0”(以下，称为“期望值0”)对应，不进行电子的注入而与逻辑值“1”(以下，称为“期望值1”)对应。当然该对应关系是一个例子，也可以是相反的对应关系。
在本实施方式中，晶体管T1和T5成为一对来构成读出对象单元和互补用单元，晶体管T4和T8成为一对来构成读出对象单元和互补用单元。晶体管T2是使晶体管T1的电流流过位线BL0时的选择晶体管。同样地，晶体管T3是使晶体管T4的电流流过位线BL0时的选择晶体管，晶体管T6是使晶体管T5的电流流过位线BLC0时的选择晶体管，晶体管T7是使晶体管T8的电流流过位线BLC0时的选择晶体管。
晶体管T1、T4、T5、T8的栅极与共用的字线WL0＿0连接，晶体管T2和T6的栅极与共用的读出选择线RL0＿L连接，晶体管T3和T7与共用的读出选择线RL0＿R连接。晶体管T1、T4、T5、T8各自的漏极与地线连接。在具有以上那样的构成的存储单元30－1中，例如通过给予字线WL0＿0以及位线BL0正电位，从而对晶体管T1注入电子而成为期望值0的状态，并且晶体管T5成为期望值1的状态。在读出时，通过给予读出选择线RL0＿L正电位，从而在位线BL0流过与晶体管T1的状态对应的电流，在位线BLC0流过与晶体管T5的状态对应的电流。
接着在图2中，示出构成多路复用器16的多个传输门中的传输门50－1、50－2、50－3、50－4、50－5、50－6、50－7、50－8。在图2中，传输门50－1和50－2成为一对而构成第一传输门对。同样地，传输门50－3和50－4构成第二传输门对，传输门50－5和50－6构成第三传输门对，传输门50－7和50－8构成第四传输门对。
如图2所示，在传输门50－1连接有位线BL1，在传输门50－2连接有位线BL0，通过第一传输门对来排他地选择位线BL1和BL0中的任意一个，从而将所选择侧的信号输出到主位线BLY0。同样地，通过第二传输门对来排他地选择位线BLC0和BLC1中的任意一个，从而将所选择侧的信号输出到主位线BLYC0，通过第三传输门对来排他地选择位线BL0和BL1中的任意一个，从而将所选择侧的信号输出到主位线BLY1，通过第四传输门对来排他地选择位线BLC1和BLC0中的任意一个，从而将所选择侧的信号输出到主位线BLYC1。
这里，以下有时将在线X产生的信号记为信号＜X＞。例如，将在位线BL0产生的信号记为信号＜BL0＞。
如图2所示，读出放大器18包括分担0系存储器的读出放大器18－1(S.A0)和分担1系存储器的读出放大器18－2(S.A1)而构成。读出放大器18－1对信号＜BLY0＞与＜BLYC0＞的差分进行运算，并将结果输出到输出线RD＿OUT0。另外，读出放大器18－2对信号＜BLY1＞与＜BLYC1＞的差分进行运算，并将结果输出到输出线RD＿OUT1。输出信号＜RD＿OUT0＞和＜RD＿OUT1＞中的一方作为输出信号＜DOUT＞从输出端子DOUT输出。
具有以上的构成的本实施方式所涉及的半导体存储装置10具有以下的特征。(1)除了用于储存用户数据的存储单元30的区域以外，还设置了储存用于在本试验方法的动作余量测试中进行与存储单元30的比较的数据的冗余存储单元40。通过使各个冗余存储单元40的互补用单元以及读出对象单元与作为存储单元30的单位单元的读出对象单元以及互补用单元对应，并进行比较，来测试存储单元30的动作余量。本试验方法中的余量值的设定与向存储单元30的单位单元的数据的储存一起在试验前通过对冗余单元的单位单元注入电子来进行。
(2)在通常的用户数据读出时，利用多路复用器16将所希望的位线BLx与读出放大器18连接，但在本试验中，根据测试信号对多路复用器16进行与通常动作不同的控制。
通过进行上述那样的控制，能够将读出的两个单位单元(读出对象单元/互补用单元)中的一个单位单元与经由与存储单元30共用的位线的冗余存储单元40的一个单位单元进行比较。即通过经由与存储单元30共用的位线BLx，不需要增加位线BLx的根数，其结果是，也能够抑制布局面积的增加。
接下来，参照图2和图4，对本实施方式所涉及的半导体存储装置的试验方法进行更详细的说明。图4分别示出在基于本试验方法的动作余量测试中执行的通常的读出动作亦即通常读取(在图4中的T1所示的时间执行)、读出对象单元侧的读出动作亦即余量读取＠AM1＝L(在图4中的T2所示的时间执行)以及互补用单元侧的读出动作亦即余量读取＠AM1＝H(在图4中的T3所示的时间执行)。另外，图4示出伴随着上述各读出动作的各外部信号(与图1所示的各外部信号相同)以及各内部信号的变化。内部信号是在图2所示的各线(line)生成的信号，包括在以下的线产生的信号。即，字线(WL0＿0、WLR＿0)、读出选择线(RL0＿L、RL0＿R、RLR＿L、RLR＿R)、位线(BL0、BLC0、BL1、BLC1)、多路复用器(YA0、YAC0、RYA0、RYAC0)、主位线(BLY0、BLYC0)以及输出线(DOUT)。
在图2中，主要的外部信号如以下那样进行动作。即，信号＜EN＞为高电平(以下，称为“H”)，以使在包括时间T1、T2、T3的区间器件选择有效。信号＜READIN＞为了在时间T1、T2、T3的各个时间执行读出动作而为H。信号＜TST＿MRGN＞在时间T2、T3为H以使在时间T2、T3执行本试验。信号＜AM1＞在时间T2为低电平(以下，称为“L”)以使在时间T2进行读出对象单元的测试，在时间T3为H以使在时间T3进行互补用单元的测试。
在图2中，例示对写入了数据的存储单元30－1进行动作余量测试的情况来进行说明。在本实施方式中与存储单元30－1对应的冗余存储单元是冗余存储单元40－2。另一方面，在进行存储单元30－2的动作余量测试时的冗余存储单元是冗余存储单元40－1。即，使1系存储器的冗余存储单元40与0系存储器的存储单元30对应，使0系存储器的冗余存储单元40与1系存储器的存储单元30对应。这是因为在本实施方式中，例如假定为在0系存储器的存储单元30的一部分产生不良，而以冗余存储单元40－1进行置换的情况。在该情况下，必然需要共用地使用0系存储器的位线BL0及BLC0、和1系存储器的位线BL1及BLC1。在本实施方式中，为了该切换而使用多路复用器16。
如图2所示，在本例中，存储单元30－1的单元MC0(读出对象单元，与晶体管T1对应)为期望值1的状态，单元MCC0(互补用单元，与晶体管T5对应)为期望值0的状态。在本实施方式中，作为与期望值0对应地在位线BLx流过的电流为0.1μA左右，作为与期望值1对应地在位线BLx流过的电流为10μA左右。此外，与期望值0、1的各个对应地流过的电流值并不限定于这些值，例如也可以在期望值0时为数μA左右，在期望值1时为数10μA左右。
参照图4，首先，对通常读取进行说明。如图4所示，使＜EN＞＝H、＜READIN＞＝H、＜TST＿MRGN＞＝L而设定为通常读取。与输入的地址(0号地址)对应地使字线的信号为＜WL0＿0＞＝H，使读出选择线的信号为＜RL0＿L＞＝H。这样一来，与单元MC0的期望值1对应的信号传递到位线BL0，与单元MCC0的期望值0对应的信号传递到位线BLC0。并且，利用多路复用器16选择信号线YA0、YAC0，与期望值1对应的信号传递到主位线BLY0，与期望值0对应的信号传递到主位线BLYC0。在读出放大器18－1中比较与期望值0对应的信号(电流信号)和与期望值1对应的信号(电流信号)来进行期望值判定，判定结果作为输出信号＜DOUT＞输出。在图4中，示出期望值1输出到输出端子DOUT的状态(即，正常的状态)。
接下来，对余量读取＠AM1＝L进行说明。在本实施方式中，如图2所示，冗余存储单元40－2的单元RMC0(相当于晶体管T1)设定为期望值(1﹣α)，单元RMCC0(相当于晶体管T5)设定为期望值(0+α)。这里，如上述那样α为余量值，期望值(1﹣α)表示将用于与期望值0进行比较的余量计算在内的期望值1。换句话说，例如期望值1的电流值表示相对于标准值10μA而为(10－α)μA的值。另外，期望值(0+α)表示将用于与期望值1进行比较的余量计算在内的期望值0。换句话说，例如期望值0的电流值表示相对于标准值0.1μA而为(0.1+α)μA的值。作为α的值，例如为3μA。但是，并不需要如期望值(1－α)、期望值(0+α)那样在期望值1和0中使余量值为相同的值，也可以如期望值(1－α)、期望值(0+β)那样为不同的值。
如图4所示，在余量读取＠AM1＝L中，使＜EN＞＝H、＜READIN＞＝H、＜TST＿MRGN＞＝H、＜AM1＞＝L而设定为余量读取＠AM1＝L。这里信号＜AM1＞的设定如以下那样进行。
在＜AM1＞＝L的情况下……选择为执行存储单元30－1的读出对象单元(MC0)与冗余存储单元40－2的互补用单元(RMCC0)的比较。
在＜AM1＞＝H的情况下……选择为执行存储单元30－1的互补用单元(MCC0)与冗余存储单元40－2的读出对象单元(RMC0)的比较。
即，在＜AM1＞＝L的情况下执行存储单元30－1的读出对象单元(MC0)的动作余量测试，在＜AM1＞＝H的情况下执行存储单元30－1的互补用单元(MCC0)的动作余量测试。
如图4所示，与输入的地址(0号地址)对应地使字线的信号为＜WL0＿0＞＝H，＜WLR＿0＞＝H，使读出选择线的信号为＜RL0＿L＞＝H，＜RLR＿L＞＝H。这样一来，与单元MC0的期望值1对应的信号传递到位线BL0，与单元RMCC0的期望值(0+α)对应的信号传递到位线BLC1。并且，利用多路复用器16选择信号线YA0、RYAC0，与期望值1对应的信号传递到主位线BLY0，与期望值(0+α)对应的信号传递到主位线BLYC0。在读出放大器18－1中比较与期望值1对应的信号(电流信号)和与期望值(0+α)对应的信号(电流信号)来进行期望值判定，判定结果作为输出信号＜DOUT＞输出。在图4中，示出期望值1输出到输出端子DOUT的状态(即，正常的状态)。
接下来，对余量读取＠AM1＝H进行说明。如图4所示，在余量读取＠AM1＝H中，使＜EN＞＝H、＜READIN＞＝H、＜TST＿MRGN＞＝H、＜AM1＞＝H而设定为余量读取＠AM1＝H。在余量读取＠AM1＝H中，如上述那样，比较存储单元30－1的单元MCC0的期望值0与冗余存储单元40－2的单元RMC0的期望值(1－α)。即，执行存储单元30－1的互补用单元的动作余量测试。
如图4所示，与输入的地址(0号地址)对应地使字线的信号为＜WL0＿0＞＝H，＜WLR＿0＞＝H，使读出选择线的信号为＜RL0＿L＞＝H，＜RLR＿L＞＝H。这样一来，与单元MCC0的期望值0对应的信号传递到位线BLC0，与单元RMC0的期望值(1－α)对应的信号传递到位线BL1。并且，利用多路复用器16选择信号线YAC0、RYA0，与单元RMC0的期望值(1－α)对应的信号传递到主位线BLY0，与单元MCC0的期望值0对应的信号传递到主位线BLYC0。在读出放大器18－1中比较与期望值(1－α)对应的信号(电流信号)和与期望值0对应的信号(电流信号)来进行期望值判定，判定结果作为输出信号＜DOUT＞输出。在图4中，示出期望值1输出到输出端子DOUT的状态(即，正常的状态)。
以下，总结基于上述本试验的动作余量测试的内容。
(1)构成
在利用两个单位单元存储一个数据的半导体存储器中，为了测试读出动作余量而采用了以下的构成。
[a]除了储存用户数据的存储单元之外，还设置了试验用的冗余存储单元。
[b]使作为比较对象的冗余存储单元的数据经由与存储单元共用的位线进行期望值判定。因此，成为生成利用测试信号TEST＿MAGN、选择信号AM1施加了逻辑转换后的解码信号的构成。
(2)设定
根据存储单元30的地址、测试信号TEST＿MAGN以及选择信号AM1，在动作余量测试时如以下那样设定。
[a]除了存储单元30的读出对象单元、互补用单元之外，还选择冗余存储单元40的互补用单元、读出对象单元。
[b]在读出冗余存储单元40时，根据测试信号、选择信号切换多路复用器16，以使能够经由与存储单元30共用的位线(BLx)来读出。
(3)效果
作为具备以上构成的本实施方式所涉及的半导体存储装置以及半导体存储装置的试验方法的效果，能够最小限度地抑制存储单元块的布局面积的增加，能够自由地改变余量值来定量地并且提高精度地进行半导体存储装置的读出动作余量测试。其结果是，本实施方式所涉及的半导体存储装置的晶圆阶段的挑选或者组装后的挑选的精度提高，并且也能够期待市场故障率的大幅度的降低。
[第二实施方式]
参照图5，对本实施方式所涉及的半导体存储装置以及半导体存储装置的试验方法进行说明。本实施方式是上述实施方式所涉及的动作余量测试用的两位构成的冗余存储单元40(在本实施方式中，与上述实施方式相同地使用冗余存储单元40－2)的其它位的单位单元也使用于动作余量测试的方式。即，在上述实施方式中，例示了使用基于冗余存储单元40－2的单元RMC0和单元RMCC0的0系存储器来进行动作余量测试的方式，但在本实施方式中是除此之外，还如图5所示那样也将基于单元RMC1和RMCC1的1系存储器使用于动作余量测试的方式。
如图5所示，在本实施方式中，设定为单元RMC1流过相当于期望值(1－2α)的电流，单元RMCC1流过相当于期望值(0+2α)的电流。设定为单元RMC0流过相当于期望值(1－α)的电流，单元RMCC0流过相当于期望值(0+α)的电流这一点与上述实施方式相同。换句话说，在本实施方式所涉及的半导体存储装置的试验方法中，构成为在读出动作余量测试时应该进行比较的冗余存储单元40的状态的选择项与上述实施方式相比增加，也能够进行使余量值为两倍后的动作余量测试。
在本实施方式中，通过切换解码目的地，能够切换余量α的单位单元和余量2α的单位单元来自由地进行设定。即，在本实施方式中，在进行存储单元30的读出动作余量测试时，对冗余存储单元40内的多个单位单元设定多个余量值，并通过控制电路22的解码选择余量值。通过预先对多个单位单元设定余量α、2α、3α……等，能够以各种标准进行余量测试。因此，根据本实施方式所涉及的半导体存储装置以及半导体存储装置的试验方法，例如即使在根据本实施方式所涉及的半导体存储装置的用途等而余量值的标准不同的情况下，也能够自由地设定与用途对应的测试标准。
此外，在上述各实施方式中，例示了在进行0系的存储单元30的试验时，将1系的冗余存储单元40设定为比较对象的方式来进行了说明，但是并不限定于此，也可以是在进行0系的存储单元30的试验时，将0系的冗余存储单元40设定为比较对象的方式。在该情况下，例如在进行存储单元30－1的试验时，将冗余存储单元40－1设定为比较对象。在该情况下，由于位线(BL0、BLC0)共用，所以不需要进行切换，因此能够省略多路复用器16。