混合堆叠写驱动器的制作方法

本发明涉及半导体结构，尤其涉及具有写辅助方案的存储器单元以及使用方法。

背景技术：

随机访问存储器(randomaccessmemory；ram)可为静态的或动态的。静态随机访问存储器(staticrandomaccessmemory；sram)是用于许多集成电路应用中的一种半导体存储器类型，其使用双稳态锁存电路来储存每一个位。sram因其高速度、低功耗以及简单的操作而成为一种理想的存储器类型。术语静态与必须周期刷新的动态随机访问存储器(dynamicrandomaccessmemory；dram)相区别。与dram不同，sram不需要定期刷新来保持所储存的数据。

典型的sram单元包括一对交叉耦接的反相器，该反相器保持所需数据位值(也就是，1或0)以及该值的互补。尽管sram是理想的存储器类型，但众所周知，如果未经适当设计及制造，sram单元于被访问时可能变得不稳定，此时所保持的位值可能切换。

sram单元具有三种不同的状态：待机、读以及写。为使该sram操作于读模式及写模式，它应当分别具有“可读性”及“写稳定性”。sram单元的可读性是在分配给信号开发(signaldevelopment)的特定时间内将所需信号幅度驱动到位线上的能力，且随该单元的读电流变化而变化。通常，写操作会限制sram中的周期时间。传统的写驱动器可具有写辅助，其在用于放电位线(bl)的路径中具有三个堆叠。在bl至该写驱动器的路径中的晶体管的数目越大，在写操作期间的bl下拉(pulldown)会越慢。每条位线的单元数越高，与该位线关联的rc时间常数会更进一步恶化此问题。因此，针对高性能sram需要快速且有效的写驱动器。

技术实现要素：

本文中的装置及方法提供与电荷泵集成的两堆叠写驱动器。在该两堆叠写驱动器中，主要通过两堆叠装置将位线拉至地(ground)。对于写辅助，有交替的两堆叠路径。这改进位线的下拉时间并实现高性能。

依据本文中的电路，该电路包括具有存储器单元及位线的存储器阵列。数字线通过写列选择晶体管与一列的该位线连接，从而仅访问选定位线。写驱动器与该数字线连接。写辅助电路与该写驱动器连接。该写辅助电路包括共同升压节点及负升压晶体管。该负升压晶体管自该数字线连接至该共同升压节点。在针对该存储器阵列的选定单元的写操作期间，该负升压晶体管将该存储器阵列的该选定单元的该数字线选择性拉至地。该写辅助电路可包括自第一数字线连接至该共同升压节点的第一负升压晶体管，自第二数字线连接至该共同升压节点的第二负升压晶体管，以及自该共同升压节点连接至地的保持晶体管。

依据本文中的装置，该装置包括具有存储器单元及位线的存储器阵列。数字线通过写列选择晶体管与该存储器阵列的一列的该位线连接，从而仅访问选定的位线。各该存储器单元包括形成第一cmosnor门(gate)的第一对互补金属氧化物半导体(complementarymetal-oxide-semiconductor；cmos)反相器以及形成第二cmosnor门的第二对cmos反相器。写驱动器自第一数字线及第二数字线连接至该存储器阵列的各该单元。该写驱动器包括自该第一数字线连接至该第一cmosnor门输出及地的第一晶体管，以及自该第二数字线连接至该第二cmosnor门输出及地的第二晶体管。写辅助电路与该存储器阵列的各该单元连接。该写辅助电路包括：共同升压节点，自该第一数字线连接至该共同升压节点的第一负升压晶体管，自该第二数字线连接至该共同升压节点的第二负升压晶体管，以及自该共同升压节点连接至地的保持晶体管。在针对该存储器阵列的选定单元的写操作期间，该负升压晶体管及该保持晶体管将该存储器阵列的该选定单元的该数字线选择性拉至地。

依据本文中的方法，提供存储器单元阵列，该阵列与位线连接。该阵列的各单元与一对位线连接。在写操作期间，利用与该对选定位线的各位线连接的写驱动器晶体管在各该选定位线上建立负电压。利用自该位线连接至共同升压节点的负升压晶体管可对各该选定位线上的该负电压选择性升压。

附图说明

通过参照附图自下面的详细说明将更好地理解本文中的装置及方法，该些附图并不一定按比例绘制，且其中：

图1显示位于集成电路芯片上的示例存储器的示意图；

图2显示依据本文中的装置及方法的两堆叠写驱动器的示意图；

图3显示本文中的装置及方法的流程图；以及

图4显示依据本文中的装置及方法的硬件系统的示意图。

具体实施方式

将容易理解，除本文中所述的装置及方法外，在本文中概括说明并在附图中显示的本披露的装置及方法可以各种不同的配置布置并设计。因此，下面有关附图中所表示的装置及方法的详细说明并非意图限制由所附权利要求定义的范围，而仅是选定装置及方法的代表。下面的说明仅意图示例，并简单说明本文中所披露并请求保护的装置及方法的特定概念。

请参照图1，本文中披露具有存储器阵列150的集成电路芯片的实施例。具体而言，存储器阵列150中的各存储器可包括一个或多个存储器组(memorybank)111-11m，其中，数目m是组的总数，且其中，各组基本相同。各存储器组111-11m可包括一条或多条字线121-12n(对应行)，其中，数目n是每组字线总数。各存储器组111-11m还可包括一个或多个数据位列151-15p，其中，数目p是每组数据位列总数，且其中，该数据位列基本相同。各数据位列151-15p可横穿字线121-12n，以便并入相邻段的字线121-12n。各数据位列151-15p还可包括与各该相邻段的字线121-12n电性连接的一个或多个存储器单元131-13o，以及在该相邻段的字线121-12n分别与存储器单元131-13o电性连接的一条或多条位线141-14o(对应列)。因此，数目o对应与数据位列中的各相邻段的各字线电性连接的存储器单元数以及与该数据位列中的该存储器单元连接的相应位线数。此数目o在本文中是指解码数(也就是，解码o)。在每个数据位列具有多条位线(也就是，多个列)的情况下，各数据位列151-15p还可包括相应多路复用器161-16p，其分别自位线141-14o接收信号作为输入并输出单个数据位171-17p。在这样的存储器中，数据位列的数目p与单个数据位输出的数目p相同并被称为数据位宽度。为了读或写该存储器，由包括组地址位(指定组111-11m的其中特定一组)以及字地址位及解码地址位(组合指定各该数据位列中将要访问(也就是，读取或写入)的同一存储器单元(也就是，同一特定字线与位线交点))的一定数量的位构成存储器地址。实际总地址空间等于组数m乘以每组字线数n乘以每个数据位列解码数o。

该集成电路芯片可包括任意数目的两个或更多存储器。该存储器可为同一类型存储器且可例如如图1中所示配置。该存储器可都为动态随机访问存储器(dram)阵列、静态随机访问存储器(sram)阵列，或任意其它特定类型存储器阵列等。这些存储器各还可与预定最大地址空间关联。例如，现有技术的sram阵列具有16组、每组512条字线以及解码数32(也就是，解码32)的最大可能大小，从而具有256,000个地址的最大可能地址空间。

这些存储器可具有完全相同的配置(例如，相同的组数、每组相同的字线数以及每个数据位列相同的解码数)，以使它们分别具有相同的总地址空间。或者，任意两个或更多的该存储器可具有不同的配置(例如，不同的组数、每组不同的字线数以及/或者每个数据位列不同的解码数)，以使它们具有不同的总地址空间。例如，该存储器都可包括sram阵列；不过，一个存储器可具有2组，各组具有256条字线以及解码数8，从而具有4096个地址的总地址空间；另一个存储器可具有8组，各组具有128条字线以及解码数4，从而具有4096个地址的总地址空间；且又一个存储器可具有4组，各组具有16个字地址以及解码数16，从而具有1024个地址的总地址空间。这些只是示例。可使用本领域的普通技术人员所熟知的存储器的任意配置。

依据一个实施例，提供静态随机访问存储器(sram)单元阵列，该阵列与位线连接。该阵列的各单元与一对数字线连接。在写操作期间，利用与该对数字线的各数字线连接的写驱动器晶体管在各该数字线上建立负电压。利用自该对数字线的第一数字线连接至共同升压节点的第一负升压晶体管、自该对数字线的第二数字线连接至该共同升压节点的第二负升压晶体管、以及自该共同升压节点连接至地的保持晶体管而选择性升压各该数字线上的该负电压。

图2显示针对图1的存储器阵列150中可采用的sram单元的写驱动器202的示意图。该写驱动器电路包括成对的cmosnor门装置205、206。第一cmosnor门装置205由晶体管209、210、248组成，且第二cmosnor门装置206由晶体管213、214及249组成。本文中所示的cmosnor门共用共同pmos晶体管221，但也可为不同。cmosnor门装置205、206分别具有输入数据wgdlcn/wgdltn。通过nmos晶体管248、249及共用pmos晶体管221用写辅助使能时钟来门控该输入数据。写驱动器202还分别包括相应写列选择晶体管224及227，它们是传输门晶体管。写列选择晶体管224及227分别连接于第一位线blc及第二位线blt与数字线dlc及dlt之间，与cmosnor门装置205、206关联。针对写操作，写驱动器202包括自第一数字线dlc连接至第一对cmosnor门装置205输出及地的第一晶体管230，以及自第二数字线dlt连接至第二对cmosnor门装置206输出及地的第二晶体管233。依据本文中的实施例，写辅助电路自各数字线dlc、dlt连接至各对cmosnor门装置205、206。该写辅助电路包括共同升压节点236，第一负升压晶体管239自第一位线dlc连接至共同升压节点236，第二负升压晶体管242自第二位线dlt连接至共同升压节点236，以及保持晶体管245自共同升压节点236连接至地。该写辅助电路为数字线dlc、dlt提供至共同升压节点236的交替下拉路径，该共同升压节点通过第一负升压晶体管239、第二负升压晶体管242及保持晶体管245被保持至地。

在所示实施例中，在通过保持晶体管245升压之前，该升压节点总是被保持至地。在写操作期间，分别通过第一晶体管230或第二晶体管233将数字线dlc或dlt的其中之一拉至地。同时，存在通过第一及第二负升压晶体管239、242至共同升压节点236并通过保持晶体管245至地的交替3堆叠下拉路径。第一数字线dlc或第二数字线dlt的其中之一一旦被拉至地，即触发与共用pmos晶体管221及nmos晶体管248及249连接的升压使能信号。这将使来自与第一晶体管230或第二晶体管233连接的cmosnor门装置205、206的输出变低。接着，关闭保持晶体管245。在此之后，通过激活电荷泵电路252分别通过第一负升压晶体管239及第二负升压晶体管242而升压该数字线。

图3显示依据本文中的装置及方法的一种示例方法的流程图。在313，提供静态随机访问存储器(sram)单元阵列。该阵列与位线连接，且该阵列的各单元与一对位线连接。在323，在针对特定单元的写操作期间，利用与该对位线数据路径的各位线连接的写驱动器晶体管而在该单元的各该位线上建立负电压。在333，利用自该对位线的第一位线连接至共同升压节点的第一负升压晶体管、自该对位线的第二位线连接至该共同升压节点的第二负升压晶体管、以及自该共同升压节点连接至地的保持晶体管而选择性升压该特定单元的各该位线上的该负电压。

如上所述的方法可用于集成电路芯片的制造中。制造者可以原始晶圆形式(也就是，作为具有多个未封装芯片的单个晶圆)、作为裸芯片、或者以封装形式来分配所得的集成电路芯片。在后一种情况中，该芯片设于单芯片封装件中(例如塑料承载件，其具有附着至母板或其它更高层次承载件的引脚)或者多芯片封装件中(例如陶瓷承载件，其具有单面或双面互连或嵌埋互连)。在任何情况下，接着将该芯片与其它芯片、分立的电路元件和/或其它的信号处理装置集成在一起，作为(a)中间产品(例如母板)的部分，或者作为(b)最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，涉及范围从玩具及其它低端应用直至具有显示器、键盘或其它输入装置以及中央处理器的先进计算机产品。

对于电子应用，可使用半导体衬底，例如硅晶圆。该衬底支持通过许多制造步骤而容易对微装置进行处理。常常，许多单独装置可被一起制造于一个衬底上并接着在制造结束时分成独立装置。为了制造微装置，许多制程被执行，一个接一个，重复许多次。这些制程通常包括沉积膜、以所需微特征图案化该膜，以及移除(或蚀刻)该膜的部分。例如，在存储器芯片制造中，可具有数个光刻步骤、氧化步骤、蚀刻步骤、掺杂步骤，以及执行许多其它步骤。微制造制程的复杂性可由其掩膜数说明。

本文中参照依据各种装置及方法的方法、装置(系统)及计算机程序产品的流程图和/或方块图来说明本披露的态样。应当理解，该流程图和/或方块图的各方块以及该流程图和/或方块图中的方块的组合可通过计算机程序指令实施。可向通用计算机、专用计算机或其它可编程数据处理装置的处理器提供这些计算机程序指令以生产机器，从而使该些指令(通过该计算机或其它可编程数据处理装置的处理器执行)创建出用以实施该流程图和/或方块图中所指定的功能/动作的方式。

依据本文中另外的系统及方法，提供一种制品，其包括有形的计算机可读媒体，其中实施有计算机可读指令，以执行该计算机实施方法(包括但不限于图3中所示的方法)的步骤。可使用一个或多个计算机可读非暂时性媒体的任意组合。该计算机可读媒体可为计算机可读信号媒体或计算机可读储存媒体。该非暂时性计算机储存媒体储存指令，且处理器执行该指令以执行本文中所述的方法。计算机可读储存媒体可为例如但不限于电子的、磁的、光的、电磁的、红外的，或半导体的系统、装置或设备，或上述任意合适的组合。任意这些装置可具有计算机可读指令，以执行上面参照图3所述的方法的步骤。

该些计算机程序指令可储存于计算机可读媒体中，其可引导计算机、其它可编程数据处理装置或其它装置以特定方式作用，以使储存于该计算机可读媒体中的该些指令产生包括实施该流程图和/或方块图中所指定的功能/动作的指令的制品。

而且，该些计算机程序指令也可被加载至计算机、其它可编程数据处理设备或其它装置上，以对该计算机、其它可编程数据处理设备或其它装置执行一系列操作步骤，从而产生计算机实施过程，以使执行于该计算机或其它可编程数据处理装置上的该些指令提供用以实施该流程图和/或方块图中所指定的功能/动作的过程。

若通过软件及/或固件实施本文中的装置及方法，可将构成该软件的程序自储存媒体或网络安装于具有专用硬件的计算机中，且该计算机能够在其中安装有各种程序的情况下执行各种功能。

图4中显示实施本文中的装置及方法的代表性硬件环境。此示意附图显示依据本文中的装置及方法的信息处理/计算机系统的硬件配置。该系统包括至少一个处理器或中央处理单元(centralprocessingunit；cpu)410。cpu410通过系统总线412与例如随机访问存储器(ram)414、只读存储器(readonlymemory；rom)416以及输入/输出(i/o)适配器418的各种装置互连。i/o适配器418可与周边装置(例如磁盘单元411及磁带驱动器413)或者该系统可读取的其它程序储存装置连接。该系统可读取该程序储存装置上的发明指令并按照这些指令来执行本文中的装置及方法的方法。

在图4中，cpu410基于只读存储器(rom)416中所储存的程序或自周边装置(例如磁盘单元411及磁带驱动器413)加载至随机访问存储器(ram)414的程序而执行各种处理。必要时，在ram414中还储存cpu410执行所述各种处理或类似处理时的所需数据。cpu410、rom416及ram414通过总线412彼此连接。必要时，输入/输出适配器418也与总线412连接，以提供输入/输出接口。必要时，在该周边装置上安装可移动媒体，例如磁盘、光盘、磁光盘、半导体存储器或类似物，从而在必要时可将自其读取的计算机程序安装于ram414中。

该系统还包括用户界面适配器419，该用户界面适配器将键盘415、鼠标417、扬声器424、麦克风422及/或其它用户界面装置(例如触屏装置(未显示))与总线412连接，以收集用户输入。此外，通信适配器420(包括网络接口卡，例如lan卡、调制解调器或类似物)将总线412与数据处理网络425连接。通信适配器420通过网络(例如因特网)执行通信处理。显示适配器421将总线412与显示装置423连接，例如，该显示装置可被实施为输出装置，如监控器(例如阴极射线管(cathoderaytube；crt)、液晶显示器(liquidcrystaldisplay；lcd)或类似物)、打印机，或发送器。

若上述系列的处理通过软件实施，则构成该软件的该程序可自网络(例如因特网)或储存媒体(例如可移动媒体)安装。

本领域的技术人员将了解，该储存媒体不限于如图4中所示具有储存程序储存于其中的周边装置，其分布独立于向用户提供程序的装置。可移动媒体的例子包括磁盘(包括软盘)、光盘(包括光盘只读存储器(cd-rom)以及数字多功能光盘(dvd))、磁光盘(包括迷你盘(md)(注册商标))，以及半导体存储器。或者，该储存媒体可为rom416、被包含于储存单元411的储存部分中的硬盘、或类似物，其具有储存于其中的程序并连同包含它们的装置一起被分配给用户。

本领域的技术人员将了解，本文中的装置及方法的态样可被实施为系统、方法或计算机程序产品。因此，本披露的态样可采取完全硬件系统、完全软件系统(包括固件、驻留软件、微代码等)或结合软件与硬件态样的系统的形式，本文中通常可将其全部称为“电路”、“模块”或“系统”。而且，本披露的态样可采取计算机程序产品的形式，该计算机程序产品被实施于一个或多个计算机可读储存媒体中，该计算机可读储存媒体上实施有计算机可读程序代码。

可使用一个或多个计算机可读非暂时性媒体的任意组合。该计算机可读媒体可为计算机可读信号媒体或计算机可读储存媒体。该非暂时性计算机储存媒体储存指令，且处理器执行该指令以执行本文中所述的方法。计算机可读储存媒体可为例如但不限于电子的、磁的、光的、电磁的、红外的或半导体的系统、装置或设备，或上述任意合适的组合。该计算机可读储存媒体的更具体的例子(非详尽无遗的列表)包括以下：具有一条或多条导线的电性连接、便携式计算机软盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器(erasableprogrammableread-onlymemory；eprom或闪速存储器)、光纤、磁储存装置、便携式光盘只读存储器(cd-rom)、光储存装置、“即插即用”存储器装置，如usb闪存盘，或上述任意合适的组合。在此文档的背景下，计算机可读储存媒体可为任意有形的媒体，其可包含或储存供指令执行系统、装置或设备使用的程序或与指令执行系统、装置或设备有关的程序。

实施于计算机可读储存媒体上的程序代码可通过使用任意合适的媒体传输，包括但不限于无线、有线、光纤电缆、rf等，或上述任意合适的组合。

针对本披露的态样执行操作的计算机程序代码可用一种或多种编程语言的任意组合编写，包括面向对象(object-oriented)的编程语言，例如java、smalltalk、c++等，以及传统的过程编程语言，例如“c”编程语言或类似编程语言。该程序代码可完全执行于用户的计算机上，部分执行于用户的计算机上，作为独立软件包，部分执行于用户的计算机上并部分执行于远程计算机上，或者完全执行于远程计算机或服务器上。在后一种情况下，该远程计算机可通过任意类型的网络与该用户的计算机连接，包括局域网(localareanetwork；lan)或广域网(wideareanetwork；wan)，或者可与外部计算机建立连接(例如通过使用internetserviceprovider(因特网服务提供商)的internet(因特网))。

附图中的流程图及方块图显示依据本文中各种装置及方法的系统、方法及计算机程序产品的可能实施的架构、功能及操作。在此方面，该流程图或方块图中的各方块可表示模块、片段或部分代码，其包括一个或多个可执行指令以实施指定的逻辑功能。还应当注意，在一些替代实施中，方块中所示的功能可在附图中所示的顺序之外发生。例如，连续显示的两个方块实际上可基本同时执行，或者有时可以相反顺序执行该些方块，取决于所涉及的功能。还应当注意，该方块图和/或流程图的各方块以及该方块图和/或流程图中的方块的组合可通过执行指定功能或动作的基于专用硬件的系统实施，或者通过专用硬件与计算机指令的组合实施。

配置类型包括通过加载如cd、dvd等储存媒体直接加载于客户端、服务器以及代理计算机中。通过将过程软件(processsoftware)发送至一个中央服务器或一组中央服务器也可将该过程软件自动或半自动地配置于计算机系统中。接着，将该过程软件下载至客户端计算机中，该客户端计算机将执行该过程软件。或者，通过电子邮件将该过程软件直接发送至客户端系统。接着，通过该电子邮件上的按钮执行将该过程软件卸载(detach)至目录中的程序来将该过程软件卸载至目录或加载至目录中。或者，将该过程软件直接发送至客户端计算机硬盘驱动器上的目录。若存在代理服务器，则该过程将选择代理服务器代码，确定在哪个计算机上放置该代理服务器代码、传送该代理服务器代码并接着在代理计算机上安装该代理服务器代码。该过程软件将被传送至该代理服务器然后储存于该代理服务器上。

尽管应当理解，通过加载例如cd、dvd等储存媒体可直接手动加载该过程软件于客户端、服务器以及代理计算机中，但通过向一个中央服务器或一组中央服务器发送该过程软件也可自动或半自动地将该过程软件配置于计算机系统中。接着，将该过程软件下载至客户端计算机中，该客户端计算机将执行该过程软件。或者，通过电子邮件将该过程软件直接发送至客户端系统。接着，通过该电子邮件上的按钮执行将该过程软件卸载至目录中的程序来将该过程软件卸载至目录或加载至目录中。或者，将该过程软件直接发送至客户端计算机硬盘驱动器上的目录。若存在代理服务器，则该过程将选择代理服务器代码，确定在哪个计算机上放置该代理服务器代码、传送该代理服务器代码并接着在代理计算机上安装该代理服务器代码。将该过程软件传送至该代理服务器并接着储存于该代理服务器上

本文中所使用的术语是出于说明特定装置及方法的目的，并非意图限制本披露。除非上下文中另外明确指出，否则本文中所使用的单数形式“一个”以及“该”也意图包括复数形式。还应当理解，当用于本说明书中时，术语“包括”表明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件，和/或其群组。

另外，本文中所使用的术语例如“右”、“左”、“垂直”、“水平”、“顶部”、“底部”、“上方”、“下方”、“平行”、“垂直”等意图说明当它们以附图中取向并显示时的相对位置(除非另外指出)。术语如“接触”、“直接接触”、“毗邻”、“直接相邻”等意味着至少一个元件物理接触另一个元件(没有其它元件隔开所述元件)。

下面的权利要求中的所有方式或步骤加功能元素的相应结构、材料、动作及等同意图包括执行该功能的任意结构、材料或动作结合具体请求保护的其它请求保护的元素。对本发明的各种装置及方法所作的说明是出于示例目的，而非意图详尽无遗或限于所披露的装置及方法。许多修改及变更将对于本领域的普通技术人员显而易见，而不背离所述装置及方法的范围及精神。本文中所使用的术语经选择以最佳解释该装置及方法的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所披露的装置及方法。