半导体器件及其操作方法与流程

本申请要求于2017年10月11日提交的申请号为10-2017-0129848的韩国专利申请的优先权，其公开内容以全文引用的方式并入本文中。

本发明的各种示例性实施例涉及一种半导体设计技术，并且更具体地，涉及一种将数据从非易失性存储器传输到锁存电路的半导体器件以及用于半导体器件的操作方法。

背景技术：

半导体集成电路设置有冗余电路以修复其中包括的有缺陷电路。

特别地，当根据半导体集成电路的高集成度将大量存储单元集成在有限尺寸的单个芯片中时，可以提供用于储存有缺陷存储单元和冗余单元的信息的非易失性存储器，该冗余单元用于在修复操作期间替换有缺陷存储单元。

近来，已经通过使用阵列电熔丝(are)电路提出了不仅在晶片级而且在封装体级来编程修复信息的方法，其中单位熔丝单元被布置成阵列并且由非易失性存储单元来实现。

为了使用储存在are电路中的熔丝数据，需要启动操作以将来自are电路的熔丝数据提供给锁存电路。通常，are电路中的电熔丝分别对应于锁存电路的单位锁存器，从而在启动操作期间将电熔丝的熔丝数据分别提供给单位锁存器。

在启动操作之后，半导体器件可以通过使用储存在锁存电路中的熔丝数据来执行修复操作。

此外，因为由于单元密度的增加和占用面积的减小而导致半导体存储器件的高密度集成，所以半导体存储器件的成品率变得越来越难以保证。为了解决这个问题，增加了冗余单元的数量。然而，冗余单元的数量的增加导致are电路的高密度集成，这导致因工艺缺陷而使故障增加。

即使在are电路中出现缺陷，也不存在修复缺陷的方案，并且难以找到缺陷的位置，这导致成品率损失。

技术实现要素：

本发明的各种实施例针对一种半导体器件以及用于该半导体器件的操作方法，该半导体器件能够在启动操作期间检测非易失性存储器的有缺陷熔丝单元并且自修复有缺陷熔丝单元。

根据本发明的一个实施例，一种半导体器件包括：非易失性存储器，其包括每个都具有多个单元的正常区域、自修复区域和冗余区域；第一启动控制块，其适用于控制第一启动操作，以检测所述正常区域的有缺陷单元并且将有缺陷地址储存在第一锁存单元中；自编程控制块，其适用于控制自编程操作，以将储存在所述第一锁存单元中的有缺陷地址编程到所述自修复区域中；以及第二启动控制块，其适用于控制第二启动操作，以当所述自修复区域的数据与输入地址一致时，基于输入地址来读出所述正常区域的数据，同时输出所述冗余区域的数据而不是所述正常区域的数据。

根据本发明的一个实施例，一种半导体器件包括：非易失性存储器，其包括每个都具有多个熔丝单元的正常熔丝区域、自修复熔丝区域和冗余熔丝区域；操作控制块，其适用于在第一启动操作期间，读出所述正常熔丝区域的正常熔丝数据，并且将在自熔断操作期间储存在锁存单元中的有缺陷地址编程到所述自修复熔丝区域中，并且适用于在第二启动操作期间，顺序地读出所述自修复熔丝区域的自熔丝数据和所述正常熔丝区域的正常熔丝数据，同时基于冗余使能信号来读出所述冗余熔丝区域的冗余熔丝数据而不是正常熔丝数据；错误检测块，其适用于基于在所述第一启动操作期间读出的所述正常熔丝数据来检测所述正常熔丝区域的有缺陷熔丝单元，并且将所述有缺陷地址储存在锁存块中；以及比较块，其适用于将在第二启动操作期间读出的自熔丝数据与输入地址进行比较，并且作为比较结果，当所述自熔丝数据与所述输入地址一致时，激活所述冗余使能信号。

根据本发明的一个实施例，一种用于半导体器件的操作方法包括：提供非易失性存储器，所述非易失性存储器包括每个都具有多个单元的正常区域、自修复区域和冗余区域；执行第一启动操作，以检测所述正常区域的有缺陷单元并将有缺陷地址储存在锁存块中；执行自编程操作，以将储存在所述锁存块中的有缺陷地址编程到所述自修复区域中；以及执行第二启动操作，以当所述自修复区域的数据与输入地址一致时，基于所述输入地址来顺序地读出所述正常区域的数据，同时输出所述冗余区域的数据而不是所述正常区域的数据。

根据本发明的一个实施例，一种半导体器件包括：熔丝单元，其包括熔丝区域、冗余熔丝区域和有缺陷信息区域；有缺陷熔丝检测单元，其适用于检测所述熔丝区域中的有缺陷熔丝部分，并且根据检测而将有缺陷信息储存到所述有缺陷信息区域中；以及修复单元，其适用于将有缺陷存储器地址储存到除了所述有缺陷熔丝部分之外的熔丝区域中，以基于储存在所述熔丝区域中的所述有缺陷存储器地址来修复有缺陷存储单元，其中，所述修复单元还适用于根据所述有缺陷信息而将所述有缺陷存储器地址储存到所述冗余熔丝区域中的冗余熔丝部分而不是有缺陷熔丝部分中。

附图说明

图1是示出根据本发明的一个实施例的半导体器件的框图。

图2是示出图1中所示的半导体器件的操作的时序图。

图3是示出根据本发明的一个实施例的用于行修复的半导体器件的框图。

图4是示出图3中所示的非易失性存储器与外围组件的耦接的示图。

图5a和图5b分别是示出图3中所示的半导体器件的预启动操作的流程图和框图。

图6a和图6b分别是示出图3中所示的半导体器件的自熔断操作的流程图和框图。

图7a和图7b分别是示出图3中所示的半导体器件的启动后操作的流程图和框图。

图8a和图8b分别是示出图3中所示的半导体器件的正常熔断操作的流程图和框图。

图9是示出根据本发明的一个实施例的用于列修复的半导体器件的框图。

图10是示出图9中所示的非易失性存储器与外围组件的耦接的示图。

图11是示出图9中所示的半导体器件的预启动操作的框图。

图12是示出图9中所示的半导体器件的自熔断操作的框图。

图13是示出图9中所示的半导体器件的启动后操作的框图。

图14是示出图9中所示的半导体器件的正常熔断操作的框图。

具体实施方式

下面将参考附图更详细地描述本发明的各种实施例。提供这些实施例是为了使本公开透彻和完整。本公开中所提及的所有“实施例”是指本文中所公开的发明构思的实施例。所呈现的实施例仅仅是示例，并非旨在限制本发明的范围。

此外，应注意的是，本文中所使用的术语仅用于描述实施例的目的，而非意在限制本发明。如本文所使用的，除非上下文另外明确指出，否则单数形式也旨在包括复数形式。还将理解的是，当在本说明书中使用时，术语“包括”、“包括有”“包含”和/或“包含有”表示所述的特征的存在，但不排除存在或添加一个或多个其他未述的功能。如本文所使用的，术语“和/或”表示一个或更多个相关所列项的任意组合和所有组合。还应注意的是，在本说明书中，“连接/耦接”是指一个部件不仅直接耦接另一个部件，而且还通过中间部件间接耦接另一个部件。

应该理解，虽然本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。

附图不一定按比例绘制，并且在一些情况下，为了清楚地示出实施例的特征，可能已经放大了比例。

图1是示出根据本发明的一个实施例的半导体器件的框图。

参考图1，半导体器件可以包括非易失性存储器10、预启动控制块20、自编程控制块30和启动后控制块40。

非易失性存储器10可以被设置为阵列电熔丝(are)电路。非易失性存储器10可以是nand快闪存储器、nor快闪存储器、电可编程只读存储器(eprom)、电可擦除可编程rom(eeprom)、铁电随机存取存储器(fram)、磁性随机存取存储器(mram)等中的任何一种。

为了描述本发明的基本概念，从图1中所示的半导体器件的描述中省略了用于控制非易失性存储器10的配置。

例如，作为阵列电熔丝电路的非易失性存储器10可以包括布置在行线与列线的交叉点处的多个单位熔丝单元(未示出)，并且尽管需要地址信号以及行控制信号和列控制信号来控制单位熔丝单元，但是本文中省略对其的描述。

当图1中所示的半导体器件是存储器件时，半导体器件还可以包括作为数据储存介质的存储器阵列区域60和锁存电路70。存储器阵列区域60可以包括用于储存数据的正常单元区域62和用于修复正常单元区域62的有缺陷单元的冗余单元区域64。

作为阵列电熔丝电路的非易失性存储器10可以包括均具有多个单位单元的正常区域12、自修复区域14和冗余区域16。

正常区域12可以不管上电/掉电如何而永久地储存关于正常单元区域62的有缺陷单元的信息(例如，地址信息)，并且可以被构造为与存储器阵列区域60的冗余单元区域64一一对应。

自修复区域14可以永久地储存关于正常区域12中的有缺陷单元的信息(例如，地址信息)。

冗余区域16可以被形成为替换正常区域12中的有缺陷单元，并且可以永久地储存正常单元区域62中的有缺陷单元而不是正常区域12中的有缺陷单元的有缺陷地址。

预启动控制块20可以检测正常区域12中的有缺陷单元并且控制用于储存关于检测到的有缺陷单元的信息(即，有缺陷地址)的预启动操作。可以在非易失性存储器10未被编程的初始状态下来执行预启动操作。

预启动控制块20可以包括错误检测单元22和第一锁存单元24。

当在正常区域12中检测到有缺陷单元时，错误检测单元22可以从正常区域12接收数据fzdata_n，并且产生错误标志信号flag。在预启动操作期间，如果在正常区域12中对应的熔丝单元没有缺陷，则来自正常区域12的数据fzdata_n具有预定初始值。

第一锁存单元24可以将产生错误标志信号flag时输入的输入地址add储存为有缺陷地址ladd。

预启动控制块20可以基于预启动信号bu_pre来执行预启动操作，并且可以在预启动操作完成时输出启动终止信号bu_end。

预启动控制块20可以根据所产生的错误标志信号flag而输出最终标志信号fflag。

自编程控制块30可以控制用于将有缺陷地址ladd编程到自修复区域14中的自编程操作，该有缺陷地址ladd对应于正常区域12中的有缺陷熔丝并且由第一锁存单元24来提供。

可以响应于最终标志信号fflag和启动终止信号bu_end来执行自编程操作。即，当在预启动操作期间检测到有缺陷熔丝单元时，自编程控制块30可以在自编程操作期间自发地将有缺陷熔丝单元的有缺陷地址ladd编程到自修复区域14中。在启动后操作期间，可以提供有缺陷熔丝单元的有缺陷地址ladd作为来自自修复区域14的数据fzdata_s。

启动后控制块40可以基于输入地址add来读出正常区域12的数据fzdata_n，同时将输入地址add与作为来自自修复区域14的数据fzdata_s而被提供的有缺陷熔丝单元的有缺陷地址ladd进行比较。当输入地址add与自修复区域14的数据fzdata_s一致时，启动后控制块40可以控制用于输出冗余区域16的数据fzdata_r而不是正常区域12的数据fzdata_n的启动后操作。在冗余区域16中，可以从冗余熔丝单元中读出数据fzdata_r，利用该冗余熔丝单元替换有缺陷地址ladd的有缺陷熔丝单元。

启动后控制块40可以响应于启动后信号bu_post来执行启动后操作。启动后操作可以在自编程操作之后来执行。

启动后控制块40可以包括第二锁存单元42、第一比较单元44和第一路径控制单元46。

第二锁存单元42可以储存有缺陷地址ladd，该有缺陷地址ladd表示正常区域12的有缺陷熔丝单元并且作为数据fzdata_s被编程到自修复区域14中。第一锁存单元24和第二锁存单元42可以包括相同的锁存电路。

第一比较单元44可以将储存在第二锁存单元42中的有缺陷地址ladd与输入地址add进行比较，并且可以在有缺陷地址ladd与输入地址add一致时产生冗余使能信号reden。

第一路径控制单元46可以顺序地读出正常区域12的数据fzdata_n。然而，当产生冗余使能信号reden时，第一路径控制单元46可以控制将冗余区域16的数据fzdata_r而不是正常区域12的数据fzdata_n输出到锁存电路70。

锁存电路70可以储存从第一路径控制单元46输出的数据fzdata，该数据fzdata为正常区域12的数据fzdata_n和冗余区域16的数据fzdata_r中的一个。

半导体器件还可以包括正常编程控制块50。

在执行预启动操作、自编程操作和启动后操作之后，正常编程控制块50可以执行将从外部设备输入的目标数据fzdata_in编程到非易失性存储器10中的正常编程操作。

目标数据fzdata_in可以表示作为对存储器阵列区域60执行测试操作的结果而被检测到的正常单元区域62的有缺陷单元的有缺陷地址。

正常编程控制块50可以基于输入地址add来将目标数据fzdata_in编程到正常区域12中，同时将输入地址add与作为来自自修复区域14的数据fzdata_s而被提供的有缺陷熔丝单元的有缺陷地址ladd进行比较。当输入地址add与自修复区域14的数据fzdata_s一致时，正常编程控制块50可以控制将目标数据fzdata_in编程到冗余区域16而不是正常区域12的编程操作。

正常编程控制块50可以响应于编程使能信号rup_en来执行正常编程操作。

正常编程控制块50可以包括第三锁存单元52、第二比较单元54和第二路径控制单元56。

第三锁存单元52和第二比较单元54可以分别具有与第二锁存单元42和第一比较单元44实质相同的结构。根据一个实施例，第三锁存单元52和第二锁存单元42可以包括相同的锁存电路，并且第二比较单元54和第一比较单元44可以包括相同的比较电路。

第二路径控制单元56可以基于输入地址add来将目标数据fzdata_in编程到正常区域12中。然而，当产生冗余使能信号reden时，第二路径控制单元56可以控制将目标数据fzdata_in编程到冗余区域16而不是正常区域12的编程操作。

如上所述，除了正常区域12之外，作为are电路的非易失性存储器10还可以包括自修复区域14和冗余区域16。当在正常区域12中发生缺陷时，可以将正常区域12的有缺陷单元的地址储存在自修复区域14中，并且可以根据储存在自修复区域14中的有缺陷单元的地址而使用冗余区域16的单元来修复正常区域12的有缺陷单元。因此，由于用冗余区域16的单元来替换正常区域12的有缺陷单元，因此可以提高半导体器件的成品率。

图2是示出图1中所示的半导体器件的操作的时序图。

参考图2，半导体器件可以顺序地执行步骤s210中的预启动操作、步骤s220中的自编程操作、步骤s230中的启动后操作、步骤s240中的晶片修复操作以及步骤s250中的封装体修复操作。

步骤s210中的预启动操作可以由图1中所示的预启动控制块20来控制。在作为are电路的非易失性存储器10未被编程的初始状态下，可以执行步骤s210中的预启动操作以检测正常区域12的有缺陷单元，并且将有缺陷熔丝单元的有缺陷地址ladd储存为数据fzdata_s。

在步骤s220中的自编程操作可以由图1中所示的自编程控制块30来控制。可以执行在步骤s220中的自编程操作以将有缺陷地址ladd编程到自修复区域14中。可以在步骤s210中的预启动操作终止之后自动执行步骤s220中的自编程操作。

步骤s230中的启动后操作可以由图1中所示的启动后控制块40来控制。当输入地址add与自修复区域14的数据fzdata_s(即，正常区域12中的有缺陷熔丝单元的有缺陷地址ladd)一致时，可以执行步骤s230中的启动后操作，以基于输入地址add来读出正常区域12的数据fzdata_n，但输出冗余区域16的数据fzdata_r而不是输出正常区域12的数据fzdata_n。

随后，半导体器件可以将作为在外部测试设备中对存储器阵列区域60执行测试操作的结果而被检测到的正常单元区域62的有缺陷单元的有缺陷地址储存为目标数据fzdata_in。

当测试操作完成时，半导体器件可以将有缺陷单元的有缺陷地址(即，目标数据fzdata_in)编程到非易失性存储器10中。根据正常区域12的有缺陷熔丝单元，有缺陷单元的有缺陷地址(即，目标数据fzdata_in)可以作为数据fzdata_n被储存到正常区域12中并且作为数据fzdata_r被储存到冗余区域16中。

在初始化操作(即，上电操作)期间从非易失性存储器10读出数据fzdata之后，半导体器件可以将作为正常区域12的数据fzdata_n和冗余区域16的数据fzdata_r之一的数据fzdata储存在锁存电路70中，并且可以通过使用储存在锁存电路70中的数据fzdata来执行用冗余单元区域64的单元替换正常单元区域62的有缺陷单元的修复操作。

修复操作可以大致被划分为在晶片状态下执行的步骤s240中的晶片修复操作和在封装体状态下执行的步骤s250中的封装体修复操作。

步骤s240中的晶片修复操作可以包括步骤s242中的存储器测试操作、步骤s244中的正常编程操作以及步骤s246中的启动后操作。

在步骤s242中的存储器测试操作期间，可以检测正常单元区域62中的有缺陷单元的有缺陷地址，作为在晶片级上对存储器阵列区域60执行测试操作的结果。在外部测试设备中可以将正常单元区域62中的有缺陷单元的有缺陷地址储存为目标数据fzdata_in。

当步骤s242中的存储器测试操作完成时，可以执行步骤s244中的正常编程操作，以将表示正常单元区域62中的有缺陷单元的有缺陷地址编程到非易失性存储器10中。

在步骤s244中的正常编程操作可以由图1中所示的正常编程控制块50来执行。

当输入地址add与储存在自修复区域14中的有缺陷地址ladd(即，数据fzdata_s)一致时，可以执行步骤s244中的正常编程操作，以基于输入地址add来将目标数据fzdata_in(即，表示正常单元区域62的有缺陷单元的有缺陷地址)作为数据fzdata_n编程到非易失性存储器10的正常区域12中，但将目标数据fzdata_in作为数据fzdata_r编程到冗余区域16的单元中而不是正常区域12的单元。

可以执行步骤s246中的启动后操作，以从非易失性存储器10中读出作为正常区域12的数据fzdata_n和冗余区域16的数据fzdata_r之一的数据fzdata。可以在执行步骤s244中的正常编程操作之后执行步骤s246中的启动后操作。

由于步骤s246中的启动后操作与步骤s230中的启动后操作实质相同，因此本文中省略其详细描述。

步骤s250中的封装体修复操作可以包括步骤s252中的存储器测试操作、步骤s254中的正常编程操作以及步骤s256中的启动后操作。

由于步骤s252中的存储器测试操作、步骤s254中的正常编程操作和步骤s256中的启动后操作与步骤s242中的存储器测试操作、步骤s244中的正常编程操作和步骤s246中的启动后操作实质相同，因此本文中省略其详细描述。

虽然图2示出了步骤s240中的晶片修复操作和步骤s250中的封装体修复操作仅执行一次，但是可以在晶片级或封装体级处对半导体器件进行多次测试，并且因此可以重复晶片修复操作和封装体修复操作。

根据如上所述的本发明的实施例，由于在执行步骤s240中的晶片修复操作和步骤s250中的封装体修复操作之前，包括在非易失性存储器10中的正常区域12的有缺陷熔丝单元通过步骤s210中的预启动操作、步骤s220中的自编程操作和步骤s230中的启动后操作而用冗余区域16中的单元来替换，因此可以提高半导体器件的成品率。

在下文中，根据本发明的一个实施例来描述半导体器件以及用于控制非易失性存储器的特定结构。

图3是示出根据本发明的一个实施例的用于行修复的半导体器件的框图。

参考图3，半导体器件可以包括非易失性存储器110、用于控制非易失性存储器110的操作的操作控制块120和130、错误检测块140、比较块150以及锁存块160。

非易失性存储器110可以与参考图1和图2描述的非易失性存储器10相同。在下文中，将包括阵列电熔丝(are)电路的非易失性存储器110作为示例进行描述。are电路110可以包括设置在行线wl与列线bl的交叉点处的多个熔丝单元fc。

are电路110可以包括均具有多个熔丝单元fc的正常熔丝区域112、自修复熔丝区域114和冗余熔丝区域116。正常熔丝区域112、自修复熔丝区域114和冗余熔丝区域116可以分别对应于图1中所示的正常区域12、自修复区域14和冗余区域16。

根据本发明的一个实施例，半导体器件的操作可以大致被划分为预启动操作、自熔断操作、正常熔断操作和启动后操作。预启动操作和启动后操作可以读出被编程到are电路110中的数据，而自熔断操作和正常熔断操作可以将目标数据编程到are电路110中。

在预启动操作完成后，可以根据在正常熔丝区域112中检测到的有缺陷单元来自动执行自熔断操作。

可以响应于从外部设备输入的命令(例如，熔断使能信号rup_en)来执行正常熔断操作。

操作控制块120和130可以基于输入地址add来控制are电路110的操作。

在预启动操作期间，操作控制块120和130可以控制are电路110从正常熔丝区域112读出具有预定初始值或错误的正常熔丝数据fzdata_n。

在自熔断操作期间，操作控制块120和130可以控制are电路110将储存在锁存块160中的有缺陷地址ladd编程到自修复熔丝区域114中。

在启动后操作期间，操作控制块120和130可以控制are电路110读出自修复熔丝区域114的自熔丝数据fzdata_s，以便判断输入地址add与作为自熔丝数据fzdata_s提供的有缺陷熔丝单元的有缺陷地址ladd是否相同，从而产生冗余使能信号reden。此外，操作控制块120和130可以根据冗余使能信号reden来控制are电路110来读出正常熔丝区域112的正常熔丝数据fzdata_n和冗余熔丝区域116的冗余熔丝数据fzdata_r中的一个。

在预启动操作期间，错误检测块140可以基于具有预定初始值或错误并且从正常熔丝区域112读出的正常熔丝数据fzdata_n来检测正常熔丝区域112的有缺陷熔丝单元，以将表示正常熔丝区域112中的有缺陷熔丝单元的有缺陷地址ladd储存在锁存块160中。

在本发明中，可以在are电路110未被编程的初始状态下(即，在执行自熔断操作之前)执行预启动操作。因此，错误检测块140可以在检测到正常熔丝区域112的熔丝单元之中不具有预定初始值的有缺陷熔丝单元时产生错误标志信号flag，并且锁存块160可以将在产生错误标志信号flag时输入的输入地址add储存为有缺陷地址ladd。

错误检测块140可以根据所产生的错误标志信号flag来输出最终标志信号fflag。

在启动后操作期间，比较块150可以将输入地址add与自熔丝数据fzdata_s进行比较，该自熔丝数据fzdata_s为正常熔丝区域112中的有缺陷熔丝单元的有缺陷地址ladd且被从自修复区域14读出，并且当输入地址add与自熔丝数据fzdata_s一致时，比较块150可以产生冗余使能信号reden。在are电路110通过自熔断操作或正常熔断操作被编程之后，可以执行启动后操作。

在正常熔断操作期间，比较块150可以将储存在锁存块160中的自熔丝数据fzdata_s(即，正常熔丝区域112中的有缺陷熔丝单元的有缺陷地址ladd)与输入地址add进行比较，并且当自熔丝数据fzdata_s与输入地址add一致时，比较块150可以产生冗余使能信号reden。在正常熔断操作期间，操作控制块120和130可以控制are电路110以基于输入地址add来将目标数据fzdata_in(即，正常单元区域62中的有缺陷单元的有缺陷地址)编程到正常熔丝区域112中，但是根据冗余使能信号reden来将目标数据fzdata_in编程到冗余熔丝区域116的熔丝单元中而不是正常熔丝区域112的熔丝单元中。

因此，在预启动操作和自熔断操作期间，锁存块160可以储存正常熔丝区域112中的有缺陷熔丝单元的有缺陷地址ladd，而在正常熔断操作和启动后操作期间，锁存块160可以储存自熔丝数据fzdata_s，该自熔丝数据fzdata_s也是正常熔丝区域112中的有缺陷熔丝单元的有缺陷地址ladd并且被从自修复熔丝区域114中读出。

半导体器件还可以包括启动控制信号发生块170、熔断控制信号发生块180和地址发生块190。

启动控制信号发生块170可以响应于在初始化操作期间提供的上电信号pwrup(即，上电操作)而产生启动控制信号bu_ctrl。

当确定are电路110处于未被编程的初始状态时，启动控制信号发生块170可以产生指示预启动操作的启动控制信号bu_ctrl，并且当确定are电路110已经被编程时，启动控制信号发生块170可以产生指示启动后操作的启动控制信号bu_ctrl。

此外，启动控制信号发生块170可以在预启动操作完成时输出启动终止信号bu_end。

are电路110是否被编程可以以各种方式来确定。例如，每当对are电路110执行编程操作时，特定非易失性存储器的特定单元可以被编程，并且启动控制信号发生块170可以读出该单元的数据。以这种方式，可以确定are电路110是否被编程。

响应于最终标志信号fflag和启动终止信号bu_end，熔断控制信号发生块180可以产生指示自熔断操作的熔断控制信号rup_ctrl。另外，响应于从外部设备输入的熔断使能信号rup_en，熔断控制信号发生块180可以产生指示正常熔断操作的熔断控制信号rup_ctrl。

地址发生块190可以基于启动控制信号bu_ctrl或者熔断控制信号rup_ctrl来产生输入地址add。当输入指示正常熔断操作的熔断控制信号rup_ctrl时，地址发生块190可以产生与从外部设备输入的目标地址add_in相对应的输入地址add。虽然图3示出了目标地址add_in和目标数据fzdata_in是分开的信号，但本发明不限于此。根据实施例，可以传输包括在目标数据fzdata_in中的目标地址add_in。

图4是示出图3中所示的非易失性存储器110与外围组件的耦接的示图。

参考图4，根据本发明的一个实施例的are电路110可以包括均具有多个熔丝单元fc的正常熔丝区域112、自修复熔丝区域114和冗余熔丝区域116。正常熔丝区域112可以使用编程电压pg<0:n>来选择性地被编程，并且耦接到行线wl<0:n>和列线bl<0:y>的多个熔丝单元fc可以以阵列形状被布置在正常熔丝区域112中。自修复熔丝区域114可以使用编程电压spg<0:m>来选择性地被编程，并且耦接到行线swl<0:m>和列线bl<0:y>的多个熔丝单元fc可以以阵列形状被布置在自修复熔丝区域114中。冗余熔丝区域116可以使用编程电压rpg<0:k>来选择性地被编程，并且耦接到行线rwl<0:k>和列线bl<0:k>的多个熔丝单元fc可以以阵列形状被布置在冗余熔丝区域116中。正常熔丝区域112、自修复熔丝区域114和冗余熔丝区域116的熔丝单元fc可以具有相同的结构并且共享列线bl<0:y>。

熔丝单元fc的每个熔丝单元可以包括第一nmos晶体管mn1和第二nmos晶体管mn2，该第一nmos晶体管mn1具有耦接到源极电压端子的源极和接收对应的编程电压pg的栅极，该第二nmos晶体管mn2具有耦接到第一nmos晶体管的漏极的源极、耦接到对应的列线bl的漏极以及耦接到对应的行线wl的栅极。源极电压端子的电压电平可以根据编程电压pg的电平而变化。换言之，由于对第一nmos晶体管mn1的栅极绝缘膜被破坏的程度而言，仅需要产生例如6v的栅极-源极电压vgs，因此当编程电压pg足够高时可以将接地电压施加到源极电压端子，而当编程电压pg低时可以将负电压施加到源极电压端子。

当熔丝单元fc被编程时(即，在自熔断操作或正常熔断操作期间)，编程电压pg可以具有高电压电平以使熔丝单元fc熔断。当熔丝单元fc被读出时(即，在预启动操作或启动后操作期间)，编程电压pg可以具有比高电压电平低的电压电平(即，大约为1/2的电压电平)。因此，在熔断操作期间，当选择一个行线wl时，与行线wl耦接的多个第二nmos晶体管mn2可以被导通，并且多个第一nmos晶体管mn1可以耦接到对应的列线bl。当顺序地选择列线bl时，可以基于具有高电压电平的编程电压来顺序地对耦接到选中的列线bl的第一nmos晶体管mn1进行编程。在启动操作期间，当选择一个行线wl时，与行线wl耦接的多个第二nmos晶体管可以被导通，并且多个第一nmos晶体管mn1可以耦接到对应的列线bl。基于第一nmos晶体管mn1是否熔断，可以通过列线bl来同时输出熔丝数据。

返回参考图3，操作控制块120和130可以包括用于选择are电路110的行线wl并将编程电压pg施加到选中的行线wl的行操作控制块120以及用于控制列线bl的列操作控制块130。

行操作控制块120可以包括行控制单元122和行电路124。

行控制单元122可以基于启动控制信号bu_ctrl、熔断控制信号rup_ctrl、输入地址add和冗余使能信号reden或启动控制信号bu_ctrl以及熔断控制信号rup_ctrl来输出熔丝地址fadd或熔丝地址fsadd。熔丝地址fadd可以是用于选择正常熔丝区域112的行线wl<0:n>或冗余熔丝区域116的行线rwl<0:k>的地址，而熔丝地址fsadd可以是用于选择自修复熔丝区域114的行线swl<0:m>的地址。

行控制单元122可以输出熔丝地址fadd，使得在预启动操作期间顺序地选择正常熔丝区域112的行线wl<0:n>，并且输出熔丝地址fsadd，使得在自熔断操作期间选择自修复熔丝区域114的行线swl<0:m>。在输出熔丝地址fsadd使得在启动后操作期间选择自修复熔丝区域114的行线swl<0:m>之后，行控制单元122可以输出熔丝地址fadd，使得基于冗余使能信号reden来选择正常熔丝区域112的行线wl<0:n>或冗余熔丝区域116的行线rwl<0:k>。此外，行控制单元122可以输出熔丝地址fadd，使得在正常熔断操作期间基于冗余使能信号reden来选择正常熔丝区域112的行线wl<0:n>或冗余熔丝区域116的行线rwl<0:k>。

行电路124可以基于从行控制单元122输出的熔丝地址fadd和熔丝地址fsadd来选择特定熔丝单元fc的行线wl，并且可以将编程电压pg施加到选中的行线wl。

列操作控制块130可以包括列控制单元132、列电路134和感测放大电路136。

列控制单元132可以基于启动控制信号bu_ctrl、熔断控制信号rup_ctrl以及储存在锁存块160中的输入地址add和有缺陷地址ladd来产生用于选择列线bl<0:y>的列线选择信号bl_sel和感测放大使能信号saen。

列控制单元132可以产生列线选择信号bl_sel和感测放大使能信号saen，使得在预启动操作期间或启动后操作期间基于输入地址add来同时选择列线bl<0:y>。列控制单元132可以产生列线选择信号bl_sel和感测放大使能信号saen，使得在自熔断操作期间基于储存在锁存块160中的输入地址add和有缺陷地址ladd来顺序地选择列线bl<0:y>中的至少一个。此外，列控制单元132可以产生列线选择信号bl_sel和感测放大使能信号saen，使得在正常熔断操作期间基于输入地址add和目标地址add_in来顺序地选择列线bl<0:y>中的至少一个。

列电路134可以基于列线选择信号bl_sel来选择特定的列线bl。基于感测放大使能信号saen被使能的感测放大电路136可以感测并放大选中的列线bl的电平，从而将该电平输出为熔丝数据fzdata_n、fzdata_s和fzdata_r。

在下文中，将参考图3至图8b来描述图3中所示的半导体器件的操作。

图5a和图5b分别是示出图3中所示的半导体器件的预启动操作的流程图和框图。

参考图5a和图5b，启动控制信号发生块170可以响应于在初始化操作期间产生的上电信号pwrup(即，步骤s510中的上电操作)而产生启动控制信号bu_ctrl。当are电路110被确定为处于初始状态并且因此未被编程时，启动控制信号发生块170可以产生指示预启动操作的启动控制信号bu_ctrl。

因此，半导体器件可以在步骤s520中执行预启动操作。

地址发生块190可以基于启动控制信号bu_ctrl来产生输入地址add。在步骤s530中，操作控制块120和130可以基于启动控制信号bu_ctrl来读出与输入地址add相对应的正常熔丝区域112的正常熔丝数据fzdata_n。

更具体地，基于输入地址add和启动控制信号bu_ctrl，行操作控制块120可以产生熔丝地址fadd以选择正常熔丝区域112的第一行线wl<0>，并且列操作控制块130可以产生列线选择信号bl_sel和感测放大使能信号saen，使得从与第一行线wl<0>耦接的多个熔丝单元输出熔丝数据。因此，可以读出与正常熔丝区域112的第一行线wl<0>相对应的正常熔丝数据fzdata_n。在预启动操作期间，具有比高电压低的电压电平的编程电压pg<0>可以被施加到与第一行线wl<0>耦接的多个熔丝单元，并且接地电压可以被施加到其他熔丝单元。

在步骤s540中，错误检测块140可以基于正常熔丝数据fzdata_n来检测正常熔丝区域112的熔丝单元之中是否存在不具有预定初始值的熔丝单元。在熔断之前的正常熔丝数据fzdata_n可以具有作为默认值的逻辑低电平，而从由工艺缺陷导致的有缺陷熔丝单元输出的正常熔丝数据fzdata_n可以具有逻辑高电平。

当正常熔丝数据fzdata_n不是逻辑低电平时(步骤s540中的“是”)，错误检测块140可以通过将行线wl<0>确定为有缺陷来产生错误标志信号flag，并且在步骤s550中，锁存块160可以将在产生错误标志信号flag时输入的输入地址add储存为有缺陷地址ladd。

由于输入地址add不对应于正常熔丝区域112的最后行线wl<n>(在步骤s560中为“否”)，因此地址发生块190可以在步骤s570中顺序地增加输入地址add。

操作控制块120和130可以通过读出与输入地址add相对应的正常熔丝区域112的正常熔丝数据fzdata_n来重复上述操作s530至s570以检测有缺陷熔丝单元。

当随着与正常熔丝区域112的最后行线wl<n>相对应的输入地址add被输入(步骤s560中的“是”)而完成操作s530至s570时，启动控制信号发生块170可以在步骤s580中输出启动终止信号bu_end。在这种情况下，错误检测块140可以根据所产生的错误标志信号flag来输出最终标志信号fflag。

如上所述，通过预启动操作，可以检测正常熔丝区域112的有缺陷熔丝单元，并且可以将有缺陷地址储存在锁存块160中。

由于在对图1中所示的存储器阵列区域60的缺陷执行修复操作之前执行预启动操作，因此从are电路110输出的熔丝数据可以不是存储器阵列区域60中的有缺陷单元的有缺陷地址，而是可以具有预定初始值，并且因此可以不储存在图1所示的锁存电路70中。

尽管在本发明的实施例中描述了仅对正常熔丝区域112执行预启动操作，但是本发明不限于此。根据实施例，可以对自修复熔丝区域114和冗余熔丝区域116执行预启动操作，并且在这种情况下，具有有缺陷熔丝单元的行线可以在自修复熔丝区域114和冗余熔丝区域116中被禁止。

图6a和图6b分别是示出图3中所示的半导体器件的自熔断操作的流程图和框图。

在下文中，为了便于描述，假设在预启动操作期间，正常熔丝区域112的第八行线wl<7>和第101行线wl<100>被检测为有缺陷行线，并且与有缺陷行线相对应的地址作为有缺陷地址ladd被储存在锁存块160中。

参考图6a和图6b，当在步骤s610中产生最终标志信号fflag和启动终止信号bu_end时，熔断控制信号发生块180可以自动产生指示自熔断操作的熔断控制信号rup_ctrl。因此，在步骤s620中，半导体器件可以执行自熔断操作。

在步骤s630中，操作控制块120和130可以基于熔断控制信号rup_ctrl来将储存在锁存块160中的有缺陷地址ladd编程到与输入地址add相对应的自修复熔丝区域114中。

更具体地，地址发生块190可以基于熔断控制信号rup_ctrl来产生与自修复熔丝区域114相对应的输入地址add。锁存块160可以基于熔断控制信号rup_ctrl来输出与输入地址add相对应的有缺陷地址ladd。

基于熔断控制信号rup_ctrl和输入地址add，行操作控制块120可以产生熔丝地址fsadd以便选择自修复熔丝区域114的第一行线swl<0>，并且列操作控制块130可以产生列线选择信号bl_sel和感测放大使能信号saen，使得储存在锁存块160中的有缺陷地址ladd被顺序地编程到与第一行线swl<0>耦接的多个熔丝单元。因此，对应于第八行线wl<7>的地址可以被编程到与自修复熔丝区域114的第一行线swl<0>耦接的熔丝单元中。在自熔断操作期间，具有高电压电平的编程电压spg<0>可以被施加到与第一行线swl<0>耦接的多个熔丝单元，并且接地电压可被施加到其他熔丝单元。

随后，地址发生块190可以产生顺序地增加的输入地址add。行操作控制块120和列操作控制块130可以基于熔断控制信号rup_ctrl和输入地址add来将对应于第101行线wl<100>的地址编程到自修复熔丝区域114的第二行线swl<1>中。

如上所述，通过自熔断操作，与储存在锁存块160中的正常熔丝区域112的第八行线wl<7>和第101行线wl<100>相对应的有缺陷地址ladd可以作为自熔丝数据fzdata_s被编程到自修复熔丝区域114中。

图7a和图7b分别是示出图3中所示的半导体器件的启动后操作的流程图和框图。

参考图7a和图7b，在步骤s710中，启动控制信号发生块170可以响应于上电信号pwrup来产生启动控制信号bu_ctrl。在are电路110被编程之后(即，执行自熔断操作之后)，启动控制信号发生块170可以产生指示启动后操作的启动控制信号bu_ctrl。因此，在步骤s720中，半导体器件可以执行启动后操作。

在步骤s730中，操作控制块120和130可以基于启动控制信号bu_ctrl来从自修复熔丝区域114读出对应于输入地址add的自熔丝数据fzdata_s，并且将自熔丝数据fzdata_s储存在锁存块160中，该自熔丝数据fzdata_s是正常熔丝区域112中的有缺陷熔丝单元的有缺陷地址ladd。

更具体地，地址发生块190可以基于启动控制信号bu_ctrl来产生输入地址add。基于启动控制信号bu_ctrl和输入地址add，行操作控制块120可以产生熔丝地址fsadd，以便顺序地选择自修复熔丝区域114的行线swl<0:1>，并且列操作控制块130可以读出从选中的行线swl<0:1>输出的自熔丝数据fzdata_s。锁存块160可以基于输入地址add来储存自熔丝数据fzdata_s。因此，与正常熔丝区域112的第八行线wl<7>和第101行线wl<100>相对应的自熔丝数据fzdata_s可以被储存在锁存块160中。

随后，地址发生块190可以使输入地址add初始化，使得在步骤s740中输出正常熔丝区域112的正常熔丝数据fzdata_n。因此，行操作控制块120可以产生熔丝地址fadd以便选择正常熔丝区域112的第一行线wl<0>。

在步骤s750中，比较块150可以将储存在锁存块160中的自熔丝数据fzdata_s与输入地址add进行比较。

作为比较的结果，当储存在锁存块160中的自熔丝数据fzdata_s与输入地址add不一致时(步骤s750中的“否”)，在步骤s760中，操作控制块120和130可以从与正常熔丝区域112的行线wl耦接的熔丝单元中读出与输入地址add相对应的正常熔丝数据fzdata_n。

当输入地址add不对应于正常熔丝区域112的最后行线wl<n>时(在步骤s780中为“否”)，地址发生块190可以在步骤s790中顺序地增加输入地址add。

当输入地址add对应于正常熔丝区域112的第八行线wl<7>和第101行线wl<100>时(步骤s750中的“是”)，比较块150可以产生冗余使能信号reden，并且操作控制块120和130可以在步骤s770中从耦接到冗余熔丝区域116而不是正常熔丝区域112的行线rwl<0:1>中的熔丝单元中读出冗余熔丝数据fzdata_r。

直到产生与正常熔丝区域112的最后行线wl<n>相对应的输入地址add(步骤s780中的“是”)，操作控制块120和130可以重复上述操作s750至s780，以从对应于输入地址add的正常熔丝区域112读出正常熔丝数据fzdata_n或从冗余熔丝区域116中读出冗余熔丝数据fzdata_r。

如上所述，通过启动后操作，当自修复熔丝区域114的自熔丝数据fzdata_s(即，与正常熔丝区域112的有缺陷行线相对应的有缺陷地址ladd)与输入地址add一致时，在与输入地址add相对应的正常熔丝区域112的正常熔丝数据fzdata_n被读出的同时，冗余熔丝区域116而不是正常熔丝区域112的冗余熔丝数据fzdata_r可以被读出，。

由于在对图1中所示的存储器阵列区域60的缺陷执行修复操作之后执行启动后操作，因此读出的正常熔丝数据fzdata_n或冗余熔丝数据fzdata_r可以被储存在图1中所示的锁存电路70中。并且可以在对存储器阵列区域60的正常存储器阵列区域62执行修复操作时被使用。

图8a和图8b分别是示出图3中所示的半导体器件的正常熔断操作的流程图和框图。

参考图8a和图8b，在步骤s810中，熔断控制信号发生块180可以响应于从外部设备输入的熔断使能信号rup_en来产生指示正常熔断操作的熔断控制信号rup_ctrl。因此，在步骤s820中，半导体器件可以执行正常熔断操作。

由于在上述参考图7a和图7b的启动后操作之后执行正常熔断操作，与正常熔丝区域112的第八行线wl<7>和第101行线wl<100>相对应的自熔丝数据fzdata_s可以已经被储存在锁存块160中。

地址发生块190可以基于熔断控制信号rup_ctrl来产生与从外部设备输入的目标地址add_in相对应的输入地址add。在步骤s830中，比较块150可以将储存在锁存块160中的自熔丝数据fzdata_s与输入地址add进行比较。

当目标地址add_in与正常熔丝区域112的第八行线wl<7>和第101行线wl<100>一致时，比较块150可以产生冗余使能信号reden。

当目标地址add_in与正常熔丝区域112的第八行线wl<7>和第101行线wl<100>不一致时(步骤s830中的“否”)，操作控制块120和130可以在步骤s840中将目标数据fzdata_in编程到与对应于输入地址add的正常熔丝区域112的行线wl耦接的熔丝单元中。

另一方面，当目标地址add_in与正常熔丝区域112的第八行线wl<7>和第101行线wl<100>一致时(步骤s830中的“是”)，产生冗余使能信号reden，并且在步骤s850中，操作控制块120和130可以将目标数据fzdata_in编程到与冗余熔丝区域116而不是正常熔丝区域112的行线rwl<0:1>耦接的熔丝单元中。

因此，当选择正常熔丝区域112的第八行线wl<7>和第101行线wl<100>时，目标数据fzdata_in可以被编程到冗余熔丝区域116的行线rwl<0:1>中。

直到在步骤s860中产生与正常熔丝区域112的最后目标地址add_in相对应的输入地址add之前，操作控制块120和130可以重复上述操作s830至s850，以将目标数据fzdata_in编程到与输入地址add相对应的正常熔丝区域112或冗余熔丝区域116。

如上所述，通过正常熔断操作，在已经储存在锁存块160中的自熔丝数据fzdata_s(即，与正常熔丝区域112的有缺陷行线相对应的有缺陷地址ladd)与输入地址add一致的情况下，在目标数据fzdata_in被顺序地编程到与输入地址add相对应的正常熔丝区域112中的同时，目标数据fzdata_in可以被编程到冗余熔丝区域116而不是正常熔丝区域112的熔丝单元中。

如上参考图5a至图8b所述的半导体器件的预启动操作、自熔断操作、启动后操作和正常熔断操作，可以分别对应于参考图2所述的预启动操作、自编程操作、启动后操作和正常编程操作。换言之，根据如上所述的本发明的实施例，由于在执行晶片修复操作和封装体修复操作之前，包括在are电路110中的正常熔丝区域112的有缺陷熔丝单元通过预启动操作、自熔断操作和启动后操作而用冗余熔丝区域116的熔丝单元来替换，因此可以提高半导体器件的成品率。

图9是示出根据本发明的一个实施例的用于列修复的半导体器件的框图。

参考图9，半导体器件可以包括非易失性存储器310、用于控制非易失性存储器310的操作的操作控制块320和330、错误检测块340和锁存块360。另外，半导体器件还可以包括启动控制信号发生块370、熔断控制信号发生块380和地址发生块390。

操作控制块320和330可以包括行操作控制块320和列操作控制块330。行操作控制块320可以包括行控制单元322和行电路324，列操作控制块330可以包括列控制单元332、列电路334和感测放大电路336。由于图9与图3基本相同，因此将省略重复描述。

在非易失性存储器310包括阵列电熔丝(are)电路的情况下，非易失性存储器310或阵列电熔丝(are)电路可以包括设置在行线wl与列线bl的交叉点处的多个熔丝单元fc。are电路310可以包括均具有多个熔丝单元fc的正常熔丝区域312、自修复熔丝区域314和冗余熔丝区域316。

用于图3的行修复的半导体器件可以用冗余熔丝区域116的行线rwl来替换正常熔丝区域112的行线wl，而用于图9的列修复的半导体器件可以用冗余熔丝区域316的列线rbl来替换正常熔丝区域312的列线bl。

图10是示出图9中所示的非易失性存储器310与外围组件的耦接的框图。

参考图10，可以使用编程电压pg<0:n>来选择性地对包括在are电路310中的正常熔丝区域312进行编程，并且与行线wl<0:n>和列线bl<0:y>耦接的多个熔丝单元fc可以以阵列形状被布置在正常熔丝区域312中。可以使用编程电压spg<0:m>来选择性地对自修复熔丝区域314进行编程，并且与行线swl<0:m>和列线bl<0:y>耦接的多个熔丝单元fc可以以阵列形状被布置在自修复熔丝区域314中。可以使用编程电压pg<0:n>和spg<0:m>来选择性地对冗余熔丝区域316进行编程，并且与行线wl<0:n>和swl<0:m>和列线rbl<0:k>耦接的多个熔丝单元fc可以以阵列形状被布置在冗余熔丝区域316中。正常熔丝区域312、自修复熔丝区域314和冗余熔丝区域316的熔丝单元fc可以具有相同的结构，并且冗余熔丝区域316可以具有与正常熔丝区域312的列线bl<0:y>不同的列线rbl<0:k>。

返回参考图9，操作控制块320和330可以基于输入地址add来控制are电路310的操作。操作控制块320和330可以控制are电路310在预启动操作期间读出正常熔丝区域312的正常熔丝数据fzdata_n，在自熔断操作期间将储存在锁存块360中的有缺陷地址bladd编程到自修复熔丝区域314，以及在启动后操作期间顺序地读出自修复熔丝区域314的自熔丝数据fzdata_s和正常熔丝区域312的正常熔丝数据fzdata_n，但通过基于自熔丝数据fzdata_s来执行选择冗余熔丝区域316的列线rbl<0:k>而不是正常熔丝数据fzdata_n的列线bl<0:y>的控制来读出正常熔丝数据fzdata_n。

错误检测块340可以基于在预启动操作期间读出的正常熔丝数据fzdata_n来检测正常熔丝区域312的有缺陷熔丝单元，以将有缺陷地址bladd储存在锁存块中。当正常熔丝区域312的熔丝单元之中不具有预定初始值的有缺陷熔丝单元被检测到时，错误检测块340可以产生错误标志信号flag，并且锁存块360可以将在产生错误标志信号flag时输入的正常熔丝数据fzdata_n储存为有缺陷地址bladd。错误检测块340可以根据所产生的错误标志信号flag来输出最终标志信号fflag。

与图3中所示的锁存块160不同，图9中所示的锁存块360可以储存具有列信息的正常熔丝数据fzdata_n，而不是具有行信息的输入地址add。相应地，图9的半导体器件不需要用于将储存在锁存块360中的有缺陷地址bladd与输入地址add进行比较的比较块。然而，由于列控制单元332接收储存在锁存块360中的有缺陷地址bladd，并且产生能够替换冗余熔丝区域316的列线rbl的冗余列线选择信号rbl_sel而不是选择正常熔丝区域312的列线bl的列线选择信号bl_sel，因此可以修复有缺陷单元。

在下文中，将参考图9至图14描述图9中所示的半导体器件的操作。

图11是示出图9中所示的半导体器件的预启动操作的框图。

参考图11，启动控制信号发生块370可以响应于上电信号pwrup而产生指示预启动操作的启动控制信号bu_ctrl，并且因此地址发生块390可以基于启动控制信号bu_ctrl来产生输入地址add。

行操作控制块320可以产生熔丝地址fadd，以便选择与输入地址add相对应的正常熔丝区域312的行线wl，并且列操作控制块330可以产生列线选择信号bl_sel和感测放大使能信号saen，使得从与选中的行线wl耦接的多个熔丝单元输出正常熔丝数据fzdata_n。因此，可以读出正常熔丝区域312的正常熔丝数据fzdata_n。

错误检测块340可以基于正常熔丝数据fzdata_n来检测正常熔丝区域312的熔丝单元之中是否存在有缺陷熔丝单元以产生错误标志信号flag，并且锁存块360可以将在产生错误标志信号flag时输入的正常熔丝数据fzdata_n储存为有缺陷地址bladd。由于正常熔丝数据fzdata_n而不是输入地址add被储存为有缺陷地址bladd，因此可以储存关于正常熔丝数据fzdata_n的有缺陷列线的信息。

图12是示出图9中所示的半导体器件的自熔断操作的框图。

在下文中，为了便于描述，假设正常熔丝区域312的第八列线bl<7>和第101列线bl<100>被检测为有缺陷列线，并且与有缺陷列线相对应的正常熔丝数据fzdata_n在预启动操作期间作为有缺陷地址bladd被储存在锁存块360中。

参考图12，当产生最终标志信号fflag和启动终止信号bu_end时，熔断控制信号发生块380可以产生指示自熔断操作的熔断控制信号rup_ctrl。

因此，地址发生块390可以产生与自修复熔丝区域314相对应的输入地址add。锁存块360可以基于熔断控制信号rup_ctrl来输出与输入地址add相对应的有缺陷地址bladd。

行操作控制块320可以产生熔丝地址fsadd以便选择自修复熔丝区域314的行线swl<0:m>，并且列操作控制块330可以产生列线选择信号bl_sel和感测放大使能信号saen，使得储存在锁存块360中的有缺陷地址bladd被顺序地编程到与行线swl<0:m>耦接的多个熔丝单元中。因此，与正常熔丝区域312的第八列线bl<7>和第101列线bl<100>相对应的信息可以被编程到自修复熔丝区域314的行线swl<0:1>中。

图13是示出图9中所示的半导体器件的启动后操作的框图。

参考图13，启动控制信号发生块370可以响应于上电信号pwrup而产生指示启动后操作的启动控制信号bu_ctrl，并且因此地址发生块390可以基于启动控制信号bu_ctrl来产生输入地址add。

行操作控制块320可以产生熔丝地址fsadd，以便顺序地选择自修复熔丝区域314的行线swl<0:1>，并且列操作控制块330可以读出从选中的行线swl<0:1>输出的自熔丝数据fzdata_s。因此，与正常熔丝区域312的第八列线bl<7>和第101列线bl<100>相对应的自熔丝数据fzdata_s可以被储存在锁存块360中。

随后，地址发生块390可以使输入地址add初始化，并且行控制单元322可以产生熔丝地址fadd，使得正常熔丝区域312的行线wl<0:n>被顺序地选择。

在这种情况下，锁存块360可以将有缺陷地址bladd提供给列控制单元332。列控制单元332可以产生列线选择信号bl_sel和冗余列线选择信号rbl_sel，使得与有缺陷地址bladd相对应的正常熔丝区域312的第八列线bl<7>和第101列线bl<100>被用冗余熔丝区域316的列线rbl<0:1>来替换。

因此，半导体器件可以通过控制被选中的冗余熔丝区域316的列线rbl<0:1>而不是正常熔丝区域312的有缺陷列线来顺序地读出与输入地址add相对应的正常熔丝区域312的正常熔丝数据fzdata_n。

图14是示出图9中所示的半导体器件的正常熔断操作的框图。

参考图14，熔断控制信号发生块380可以响应于从外部设备输入的熔断使能信号rup_en而产生指示正常熔断操作的熔断控制信号rup_ctrl。

由于在执行了上面参考图13所述的启动后操作之后执行正常熔断操作，因此与正常熔丝区域312的第八列线bl<7>和第101列线bl<100>相对应的自熔丝数据fzdata_s可以已经被储存在锁存块360中。

地址发生块390可以基于熔断控制信号rup_ctrl来产生与从外部设备输入的目标地址add_in相对应的输入地址add。

行控制单元322可以产生熔丝地址fadd，使得正常熔丝区域312的行线wl<0:n>被顺序地选择。

在这种情况下，锁存块360可以将有缺陷地址bladd提供给列控制单元332。列控制单元332可以产生列线选择信号bl_sel和冗余列线选择信号rbl_sel，使得与有缺陷地址相对应的正常熔丝区域312的第八列线bl<7>和第101列线bl<100>被用冗余熔丝区域316的列线rbl<0:1>来替换。

因此，半导体器件可以通过控制要选择的冗余熔丝区域316的列线rbl<0:1>而不是正常熔丝区域312的有缺陷列线来将目标地址add_in顺序地编程到与输入地址add相对应的正常熔丝区域312。

根据如上所述的本发明的实施例，非易失性存储器包括用于修复有缺陷熔丝单元的冗余熔丝单元，并且当在启动操作期间检测到有缺陷熔丝单元时，有缺陷熔丝单元被用冗余熔丝单元来替换，由此可以提高半导体器件的成品率。

尽管已经关于特定实施例来描述了本发明，但是这些实施例不是限制性的，而是描述性的。此外，应注意的是，在不脱离由所附权利要求限定的本发明的精神和/或范围的情况下，本领域技术人员可以通过替换、改变和修改而以各种方式来实现本发明。

另外，基于输入信号的极性，可以不同地实现前述实施例中的逻辑门和晶体管的布置和类型。