一种DualPortSSD的SI测试方法、装置与流程

文档序号:17074952发布日期:2019-03-08 23:38阅读:338来源:国知局
一种Dual Port SSD的SI测试方法、装置与流程

本发明涉及服务器测试技术领域,特别涉及一种dualportssd的si测试方法、装置、介质及设备。



背景技术:

随着互联网技术的不断发展,ssd(solidstatedisk,固态硬盘)的应用越来越广泛。在现有技术当中,对dualportssd进行si(signalintegrity,信号完整性)测试时,只能是利用x2治具对dualportssd进行si测试,但是,x2治具造价成本高昂,由此导致dualportssd的测试成本较高,所以,如何利用一种更好的方法来对dualportssd进行si测试,以降低对dualportssd进行si测试的测试成本,是本领域技术人员亟待解决的问题。



技术实现要素:

有鉴于此,本发明的目的在于提供一种dualportssd的si测试方法、装置、介质及设备,以降低对ssd的dualport进行si测试的测试成本。其具体方案如下:

一种dualportssd的si测试方法,包括:

利用目标riser卡将目标存储器中控制器上的第一clock和第二clock引出;其中,所述目标riser卡中的第一clock和第二clock预先通过走线连接;

利用所述目标riser卡将x4治具与所述控制器上的第一clock和第二clock建立通信连接,以利用所述x4治具对目标dualportssd进行si测试。

优选的,所述利用所述x4治具对目标dualportssd进行si测试的过程之后,还包括:

记录所述si测试的结果,以判断所述目标dualportssd中dualport的信号传输质量。

优选的,所述走线的长度为150±10mil。

优选的,还包括:

当利用所述控制器上的第一clock对所述目标dualportssd进行si测试时,则开启所述目标riser卡中的第一clock上的第一耦合电容,关闭所述目标riser卡中的第二clock上的第二耦合电容;其中,所述第一耦合电容为预先添加到所述目标riser卡中的第一clock上的电容;所述第二耦合电容为预先添加到所述目标riser卡中的第二clock上的电容。

优选的,所述耦合电容为村田电容。

优选的,所述耦合电容为20uf。

相应的,本发明实施例还公开了一种dualportssd的si测试装置,包括:

信号引出模块,用于利用目标riser卡将目标存储器中控制器上的第一clock和第二clock引出;其中,所述目标riser卡中的第一clock和第二clock预先通过走线连接;

si测试模块,用于利用所述目标riser卡将x4治具与所述控制器上的第一clock和第二clock建立通信连接,以所述利用x4治具对目标dualportssd进行si测试。

相应的,本发明还公开了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如前述公开的dualportssd的si测试方法的步骤。

相应的,本发明还公开了一种dualportssd的si测试设备,包括:

存储器,用于存储计算机程序;

处理器,用于执行所述计算机程序时实现如前述公开的dualportssd的si测试方法的步骤。

可见,在本发明中,是预先通过走线将目标riser卡中的第一clock和第二clock建立连接,也即,对第一clock和第二clock进行合路处理,那么,就能够通过目标riser卡将控制器中的两路clock引出,当利用目标riser卡将x4治具与目标存储器中的控制器建立通信连接时,就能够通过x4治具对目标dualportssd中的dualport进行si测试,显然,通过本发明中方法,仅仅通过走线将目标riser卡中的第一clock和第二clock进行合路处理,就可以利用价格较低的x4治具对目标dualportssd中的dualport进行si测试,相较于现有技术当中需要购买价格高昂的x2治具而言,大大降低了对dualportssd进行si测试的测试成本。相应的,本发明提供的一种dualportssd的si测试装置、介质及设备,同样具有上述有益效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种dualportssd的si测试方法的流程图;

图2为本发明实施例提供的一种对dualportssd进行si测试的结构示意图;

图3为本发明实施例提供的一种在目标riser卡上利用走线连接第一clock和第二clock的示意图;

图4为本发明实施例提供的一种在目标riser卡上设置耦合电容的结构示意图;

图5为本发明实施例提供的一种dualportssd的si测试装置的结构图;

图6为本发明实施例提供的一种dualportssd的si测试设备的结构图。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

在现有技术当中,对dualportssd进行si测试时,只能是利用x2治具对dualportssd进行si测试,但是,x2治具造价成本高昂,由此导致dualportssd的测试成本较高。而本发明的目的是提供另一种dualportssd的si测试的方法,以降低对dualportssd进行si测试的测试成本。为了使本领域技术人员更好地理解本发明,下面结合附图和具体实施方式对本发明作详细说明。

如图1所示,本发明实施例公开了一种dualportssd的si测试方法,该方法包括:

步骤s11:利用目标riser卡将目标存储器中控制器上的第一clock和第二clock引出;

其中,目标riser卡中的第一clock和第二clock预先通过走线连接;

步骤s12:利用目标riser卡将x4治具与控制器上的第一clock和第二clock建立通信连接,以利用x4治具对目标dualportssd进行si测试。

需要说明的是,对于任何一款存储器,其内部通常会设置有控制器、中背板等板卡,在实际应用当中,ssd一般通过riser卡(转接卡)连接到存储器的中背板上,以实现测试信号的连通。

如图2所示,是通过riser卡将ssd与控制器和中背板进行连接的结构示意图,在图2当中,利用控制器中的第一clock和第二clock可以对ssd中port的信号完整性进行测试,在实际应用当中,x4治具仅仅可以引出控制器中的一路clock,而dualportssd中有两路clock,所以,无法利用x4治具对dualportssd进行si测试。

在本实施例中,为了解决这一技术问题,是提供了一种重新设计的目标riser卡,如图3所示,在目标riser卡中是预先通过走线将riser卡的第一clock和第二clock进行连接,显然,此操作的目的是为了将目标riser卡中的第一clock和第二clock进行合路。能够想到的是,当利用走线将riser卡中的第一clock和第二clock连接到一起以后,利用目标riser卡就可以将目标存储器中控制器上的第一clock和第二clock引出。

而且,当利用目标riser卡将x4治具与控制器上的第一clock和第二clock建立通信连接以后,控制器中的第二clock就可以经由控制器中第一clock的pin连接到x4治具当中,由此一来,就可以利用x4治具对dualportssd中dualport进行si测试。显然,通过本实施例中的方法,无需购买x2治具,就可以对dualportssd中dualport进行si测试,由此显著减少了对dualportssd进行si测试的测试成本。

此外,本实施例中所提供的测试方法简单易行,不仅无需测试人员再额外学习新的测试技能,而且,在测试当中也无需区分ssd是x4类型还是x2类型,大大提高了测试人员的测试体验。

可见,在本实施例中,是预先通过走线将目标riser卡中的第一clock和第二clock建立连接,也即,对第一clock和第二clock进行合路处理,那么,就能够通过目标riser卡将控制器中的两路clock引出,当利用目标riser卡将x4治具与目标存储器中的控制器建立通信连接时,就能够通过x4治具对目标dualportssd中的dualport进行si测试,显然,通过本实施例中方法,仅仅通过走线将目标riser卡中的第一clock和第二clock进行合路处理,就可以利用价格较低的x4治具对目标dualportssd中的dualport进行si测试,相较于现有技术当中需要购买价格高昂的x2治具而言,大大降低了对dualportssd进行si测试的测试成本。

基于上述实施例,本实施例对上述实施例作进一步的说明与优化,具体的,上述步骤:利用x4治具对目标dualportssd进行si测试的过程之后,还包括:

记录si测试的结果,以判断目标dualportssd中dualport的信号传输质量。

能够想到的是,如果目标dualportssd中dualport的信号传输质量太差,则会影响存储服务器的整体运行,所以,在本实施例中,为了避免这一情况的发生,还根据si测试的结果判断了目标dualportssd中dualport的信号传输质量,如果目标dualportssd中dualport的信号传输质量太差,则避免在实际应用中对目标dualportssd的使用,这样一来,就可以避免不必要的经济损失。

此外,在实际应用当中,还可以根据目标dualportssd中dualport的信号传输质量的高低,来选择目标dualportssd的具体应用场景,由此进一步提高存储服务器的实际运行效率。

基于上述实施例,本实施例对上述实施例作进一步的说明与优化,具体的,走线的长度为150±10mil。

经过在实际应用当中的测量可知,目标riser卡中的第一clock和第二clock是通过长度为150±10mil的走线进行连接,显然,长度为150±10mil的走线不会对目标riser卡的信号传输质量造成影响,并由此也能够保证目标dualportssdsi测试结果的准确性。

基于上述实施例,本实施例对上述实施例作进一步的说明与优化,具体的,上述dualportssd的si测试方法还包括:

当利用控制器上的第一clock对目标dualportssd进行si测试时,则开启目标riser卡中的第一clock上的第一耦合电容,关闭目标riser卡中的第二clock上的第二耦合电容;

其中,第一耦合电容为预先添加到目标riser卡中的第一clock上的电容;第二耦合电容为预先添加到目标riser卡中的第二clock上的电容。

能够想到的是,由于目标riser卡与控制器之间连接有走线,会对目标dualportssd的si测试结果带来stub影响,所以,在本实施例中,为了避免这一情况的发生,在预先在目标riser卡的第一clock和第二clock上分别添加第一耦合电容和第二耦合电容。

如图4所示,当利用控制器上的第一clock对目标dualportssd进行si测试时,则开启目标riser卡中第一clock上的第一耦合电容,关闭目标riser卡中第二clock上的第二耦合电容。由此就可以避免目标riser卡到控制器之间的走线对目标dualportssd的si测试结果的影响。当然,此处是以控制器上的第一clock对目标dualportssd进行si测试时为例进行说明的,如果是利用控制器上的第二clock对目标dualportssd进行si测试,则可以开启目标riser卡中第二clock上的第二耦合电容,关闭目标riser卡中第一clock上的第一耦合电容,以此来避免目标riser卡到控制器之间的走线对目标dualportssd的si测试结果的影响。显然,通过本实施例中的方法,能够进一步提高目标dualportssdsi测试结果的准确性。

作为一种优选的实施方式,耦合电容为村田电容。

在本实施例中,是将耦合电容设置为村田电容,可以理解的是,村田电容是一种陶瓷电容,由于陶瓷电容内部没有电解液,不仅适合于在高温下工作,而且,陶瓷电容使用寿命长、准确度高,在陶瓷电容工作过程中,可以自动修补或隔绝氧化膜中的瑕疵,从而使得陶瓷电容的绝缘能力可以保持在稳定的范围之内,所以,在本实施例中,为了提高测试结果的稳定性与准确性,是将是将耦合电容设置为村田电容。

作为一种优选的实施方式,耦合电容为20uf。

通过大量的实践验证表明,将耦合电容设置为20uf时,不仅能够避免目标riser卡与控制器之间的走线对目标dualportssdsi测试结果的stub影响,而且,也不会因为耦合电容的设置参数过大,而影响目标riser卡的测试性能。所以,在本实施例中,是将耦合电容设置为20uf的耦合电容,由此进一步保证了目标dualportssd进行si测试时的安全性能。

相应的,本发明实施例还公开了一种dualportssd的si测试装置,如图5所示,包括:

信号引出模块21,用于利用目标riser卡将目标存储器中控制器上的第一clock和第二clock引出;其中,目标riser卡中的第一clock和第二clock预先通过走线连接;

si测试模块22,用于利用目标riser卡将x4治具与控制器上的第一clock和第二clock建立通信连接,以利用x4治具对目标dualportssd进行si测试。

相应的,本发明实施例还公开了一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如前述公开的dualportssd的si测试方法的步骤。

相应的,本发明实施例还公开了一种dualportssd的si测试设备,如图6所示,包括:

存储器31,用于存储计算机程序;

处理器32,用于执行所述计算机程序时实现如前述公开的dualportssd的si测试方法的步骤。

本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。

最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种dualportssd的si测试方法、装置、介质及设备进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1