一种减少电压差的存储器字线选择电路及芯片和存储器的制作方法

文档序号:17074919发布日期:2019-03-08 23:38阅读:196来源:国知局
一种减少电压差的存储器字线选择电路及芯片和存储器的制作方法

本发明涉及一种存储器的字线线路,特别是一种减少电压差的存储器字线选择电路及芯片和存储器。



背景技术:

在存储器电路中,字线选择电路的输出电压可以为正压,也可以为负压,而传统的字线选择电路的输出电压范围比较宽,正负压之间相差较大,在字线信号输出端(wordline,简称wl)切换电压的时候容易对电路中的mos管造成影响,降低电路的可靠性和耐久性。



技术实现要素:

为解决上述问题,本发明提供了一种减少电压差的存储器字线选择电路,能够有效降低电路中的mos管的电压差,保护mos管,从而提高电路可靠性和耐久性。

本发明解决其问题所采用的技术方案是:

一种减少电压差的存储器字线选择电路,包括三个p型mos管和三个n型mos管,所述三个p型mos管分别为mp0、mp1和mp2,所述三个n型mos管分别为mn0、mn1和mn2,所述mp0的漏极和mp1和漏极均连接到所述mp2的源极,所述mn0的漏极和mn1和漏极均连接到所述mn2的源极,所述mp2的漏极和mn2的漏极连接并引出字线信号输出端wl,所述mp2的栅极和mn2的栅极分别作为字线控制输入端pvmid和nvmind。

进一步,所述字线控制输入端pvmid保持接地电压gnd,所述字线控制输入端nvmid保持低位负电压vnn_l。

进一步,所述mp0的源极和mp1的源极的控制电压为高电压hv或接地电压gnd,所述mn0的源极和mn1的源极的控制电压为负电压vnn或低位负电压vnn_l。

一种存储器芯片,包括有上述的一种减少电压差的存储器字线选择电路。

一种存储器,设置有至少一个存储器芯片,包括有上述的一种减少电压差的存储器字线选择电路。

本发明的有益效果是:本发明三个p型mos管和三个n型mos管分别连接在字线选择电路的两侧上,分别输出正电压和负电压实现字线电压的切换,所述字线信号输出端在输出正电压的时候,所述mp0和mp1选一导通,n型mos管一侧截止,在输出负电压的时候,所述mn0和mn1选一导通,p型mos管一侧截止,因此对于电路中6个mos管而言,各自的漏极电压与栅极电压之间的电压差,能够人为控制,从而能够降低mos管的电压差,从而提高电路可靠性和耐久性。

附图说明

下面结合附图和实施例对本发明作进一步说明。

图1是本发明的字线选择电路图;

图2是本发明字线信号输出端输出高电压的电压标示图;

图3是本发明字线信号输出端输出高电压的另一个电压标示图;

图4是本发明字线信号输出端输出负电压的电压标示图;

图5是本发明字线信号输出端输出负电压的另一个电压标示图。

具体实施方式

参照图1,本发明的一个实施例提供了一种减少电压差的存储器字线选择电路,包括三个p型mos管和三个n型mos管,所述三个p型mos管分别为mp0、mp1和mp2,所述三个n型mos管分别为mn0、mn1和mn2,所述mp0的漏极和mp1和漏极均连接到所述mp2的源极,所述mn0的漏极和mn1和漏极均连接到所述mn2的源极,所述mp2的漏极和mn2的漏极连接并引出字线信号输出端wl,所述mp2的栅极和mn2的栅极分别作为字线控制输入端pvmid和nvmind。

本实施例的三个p型mos管和三个n型mos管以所述字线信号输出端为轴对称分布,通过控制施加在mos管上的电压控制相应mos管的导通和截止,从而实现所述字线信号输出端上不同的电压输出;在选择导通和截止的时候,p型mos管一侧负责输出正电压,而n型mos管一侧负责输出负电压或低位负电压,由于p型mos管一侧和n型mos管一侧共同接入到所述字线信号输出端,因此所述字线信号输出端可以输出正负电压实现字线电路功能,另一方面,本实施例在输出正电压的时候,所述mp0和mp1选一导通,n型mos管一侧截止,在输出负电压的时候,所述mn0和mn1选一导通,p型mos管一侧截止,因此对于电路中6个mos管而言,各自的漏极电压与栅极电压之间的电压差,能够人为控制,从而能够降低mos管的电压差,从而提高电路可靠性和耐久性

优选地,本发明的一种减少电压差的存储器字线选择电路提供了另一个实施例,所述字线控制输入端pvmid保持接地电压gnd,所述字线控制输入端nvmid保持低位负电压vnn_l。

本实施例基于p型mos管和n型mos管的特性,在mp2的栅极和mn2的栅极上施加恒定的电压,因此电路在切换mos管的导通和截止状态时,只要改变输入所述mp2的源极电压和所述mn2的源极电压即可,而使所述mp2的源极电压和所述mn2的源极电压受两侧的四个mos管控制,因此整体电路易于控制,可靠性高。

优选地,本发明的一种减少电压差的存储器字线选择电路提供了另一个实施例,所述mp0的源极和mp1的源极的控制电压为高电压hv或接地电压gnd,所述mn0的源极和mn1的源极的控制电压为负电压vnn或低位负电压vnn_l。

本实施例实际上也是基于p型mos管和n型mos管的特性,通过在源极施加相应的电压使mos管导通和截止,根据选用的mos管的性能参数,可以设置相应的电压值,简化电路的供电结构。

优选地,本发明的一种减少电压差的存储器字线选择电路提供了另一个实施例,所述mp0和mp2的开关状态相同,所述mn0和mn2的开关状态相同。

本实施例限定了mp0作为电压传递端将施加在自身的源极的电压传递到mp2的源极,mn0作为电压传递端将施加在自身的源极的电压传递到mn2的源极。

一种存储器芯片,包括有上述的一种减少电压差的存储器字线选择电路。

一种存储器,设置有至少一个存储器芯片,包括上述的一种减少电压差的存储器字线选择电路。

本发明的另一个实施例提供了一种减少电压差的存储器字线选择电路,包括三个p型mos管和三个n型mos管,所述三个p型mos管分别为mp0、mp1和mp2,所述三个n型mos管分别为mn0、mn1和mn2,所述mp0的漏极和mp1和漏极均连接到所述mp2的源极,所述mn0的漏极和mn1和漏极均连接到所述mn2的源极,所述mp2的漏极和mn2的漏极连接并引出字线信号输出端wl,所述mp2的栅极和mn2的栅极分别作为字线控制输入端pvmid和nvmind,所述pvmid保持接地电压gnd,所述nvmid保持低位负电压vnn_l,所述mp0的源极和mp1的源极的控制电压为高电压hv或接地电压gnd,所述mn0的源极和mn1的源极的控制电压为负电压vnn或低位负电压vnn_l,所述mp0和mp2的开关状态相同,所述mn0和mn2的开关状态相同。

本实施例的工作方式如下,包括四种情况:

1.所述字线信号输出端wl输出高电压:

参照图2,所述mp0的栅极施加接地电压gnd,所述mn0的栅极低位负电压vnn_l,所述mp0的源极施加高电压hv,所述mn0的源极施加低位负电压vnn_l,所述mp1的源极施加接地电压gnd,所述mp1的栅极施加高电压hv,所述mn1的源极和栅极均施加负电压vnn,此时所述mp0和mp2导通,mp1截止,mn0、mn1和mn2截止,此时p型mos管一侧的最大电压差是vmax1=hv-gnd,n型mos管的最大电压差是vmax2=hv-vnn_l。

2.所述字线信号输出端wl输出高电压的另一种情况:

参照图3,所述mp1的栅极施加接地电压gnd,所述mn0的栅极低位负电压vnn_l,所述mp1的源极施加高电压hv,所述mn0的源极施加低位负电压vnn_l,所述mp0的源极施加接地电压gnd,所述mp0的栅极施加高电压hv,所述mn1的源极和栅极均施加负电压vnn,此时所述mp1和mp2导通,mp0截止,mn0、mn1和mn2截止,此时p型mos管一侧的最大电压差是vmax1=hv-gnd,n型mos管的最大电压差是vmax2=hv-vnn_l。

3.所述字线信号输出端wl输出负电压:

参照图4,所述mp0的栅极施加接地电压gnd,所述mn0的栅极低位负电压vnn_l,所述mp0的源极施加接地电压gnd,所述mn0的源极施加负电压vnn,所述mp1的源极施加接地电压gnd,所述mp1的栅极施加高电压hv,所述mn1的源极和栅极均施加负电压vnn,此时所述mn0和mn2导通,mn1截止,mp0、mp1和mp2截止,此时p型mos管一侧的最大电压差是vmax1=gnd-vnn,n型mos管一侧的最大电压差是vmax2=vnn_l-vnn。

4.所述字线信号输出端wl输出负电压:

参照图5,所述mp0的栅极施加高电压hv,所述mn0的栅极低位负电压vnn,所述mp0的源极施加接地电压gnd或者高电压hv,所述mn0的源极施加负电压vnn或者低位负电压vnn_l,所述mp1的源极和栅极均施加接地电压gnd,所述mn1的源极施加负电压vnn,所述mn1的栅极施加低位负电压vnn_l,此时所述mn1和mn2导通,mn0截止,mp0、mp1和mp2截止,此时p型mos管一侧的最大电压差是vmax1=gnd-vnn,n型mos管一侧的最大电压差是vmax2=vnn_l-vnn。

综上所述,实际上在所述字线信号输出端wl输出高电压的时候选择所述mp0和mp1的其中一个导通、保持mp2导通,同时n型mos管一侧全部截止,即可输出高电压;所述字线信号输出端wl输出负电压的时候选择所述mn0和mn1的其中一个导通、保持mn2导通,同时p型mos管一侧全部截止,即可输出负电压。

本发明可以人为设定各个电压值从而实现降低mos管的电压差,从而提高电路可靠性和耐久性。

以上所述,只是本发明的较佳实施例而已,本发明并不局限于上述实施方式,只要其以相同的手段达到本发明的技术效果,都应属于本发明的保护范围。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1