一种存储芯片测试电路装置以及系统的制作方法

本实用新型涉及半导体集成电路技术领域，具体涉及一种存储芯片测试电路装置以及系统。

背景技术：

随着半导体存储芯片内存越来越大，速度越来越快，存储芯片的时钟信号频率也越来越高。在生产出存储芯片之后，要对存储芯片中的各个功能模块进行测试，判断各个功能模块是否出现异常。目前，通常使用测试设备直接输出高频信号至存储芯片中进行测试，然而，这种测试方式需要测试设备输出的测试信号达到存储芯片所需要的信号频率，导致测试成本增加。

技术实现要素：

本实用新型提供一种存储芯片测试电路装置以及系统，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

作为本实用新型的一个方面，提供了一种存储芯片测试电路装置，包括：

至少一个功能模块，设置于存储芯片内；

信号倍频单元，设置于所述存储芯片内，所述信号倍频单元连接在所述功能模块和所述存储芯片的测试输入端之间，用于将测试设备发送的测试信号在所述存储芯片内部做倍频处理，以生成倍频信号输出至所述功能模块。

优选的，在上述存储芯片测试电路装置中，所述信号倍频单元包括移相器，所述移相器用于将所述测试设备发送的相位为0°的时脉信号转换为相位为90°的时脉信号；

所述移相器包括移相输入端、第一输出端以及第二输出端，所述移相输入端用于连接所述测试设备，当所述移相输入端接收所述相位为0°的时脉信号，所述第一输出端输出所述相位为0°的时脉信号，同时所述第二输出端输出所述相位为90°的时脉信号。

优选的，在上述存储芯片测试电路装置中，所述信号倍频单元还包括异或门，所述异或门用于将所述相位为0°的时脉信号和所述相位为90°的时脉信号做异或处理，以生成所述倍频信号；

所述异或门包括第一输入端、第二输入端以及第三输出端，所述第一输入端连接至所述第一输出端，用于接收所述相位为0°的时脉信号，所述第二输入端连接至所述第二输出端，用于接收所述相位为90°的时脉信号，所述第三输出端连接至所述功能模块，用于将所述倍频信号输入至所述功能模块。

优选的，在上述存储芯片测试电路装置中，所述信号倍频单元包括异或门，所述异或门用于将所述测试设备发送的相位为0°的时脉信号和相位为90°的时脉信号做异或处理，以生成所述倍频信号；

所述异或门包括第一输入端、第二输入端以及第三输出端，所述第一输入端用于接收所述相位为0°的时脉信号，所述第二输入端用于接收所述相位为90°的时脉信号，所述第三输出端连接至所述功能模块，用于将所述倍频信号输入至所述功能模块。

本实用新型还提供了一种存储芯片测试系统，包括如上述任一项所述的存储芯片测试电路装置。

本实用新型采用上述技术方案，具有如下优点：利用本方案提供的存储芯片测试电路装置，能够在存储芯片内部将测试设备发送的低频的测试信号进行倍频处理，生成倍频信号发送至各个功能模块。各个功能模块接收了倍频信号，输出测试结果信号，根据测试结果信号判断此功能模块是否失效。无需测试设备提供倍频信号，有效降低测试成本。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本实用新型进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本实用新型公开的一些实施方式，而不应将其视为是对本实用新型范围的限制。

图1绘示本实用新型实施例提供的一种存储芯片测试电路装置的结构框图。

图2绘示本实用新型实施例提供的一种存储芯片测试电路装置的结构示意图。

图3绘示本实用新型实施例提供的另一种存储芯片测试电路装置的结构示意图。

图4绘示本实用新型实施例提供的脉冲信号图。

附图说明：

100-测试设备；

200-存储芯片；

300-存储芯片的测试输入端；

210-信号倍频单元；

220-功能模块；

211-移相器；

221-移相输入端；

231-第一输出端；

241-第二输出端；

212-异或门；

222-异或门的第一输入端；

232-异或门的第二输入端；

242-异或门的第三输出端；

213-另一异或门；

223-另一异或门的第一输入端；

233-另一异或门的第二输入端；

243-另一异或门的第三输出端。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本实用新型的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

实施例一

在一种具体的实施方式中，提供了一种存储芯片测试电路装置。如图1所示，存储芯片测试电路装置包括：设置于存储芯片200内的至少一个功能模块220以及信号倍频单元210。信号倍频单元210连接在功能模块220和存储芯片200的测试输入端300之间，用于将测试设备100发送的测试信号做倍频处理，生成倍频信号输出至功能模块220。

由于测试设备100发送的测试信号是低频信号，直接将低频信号通过测试输入端300输入至存储芯片200中。经过信号倍频单元210对低频信号的倍频处理，得到倍频信号输入至各个功能模块220。由于不同的功能模块220用于实现不同的功能，所以接收了倍频信号的功能模块220，输出对应的测试结果信号。根据各个功能模块220输出的测试结果信号来判断此功能模块220是否失效。

需要指出的是，信号倍频单元210的设计方式可以有多种，不做具体限定，只要保证将测试设备100发送的低频的测试信号进行倍频处理均在本实施例的保护范围内。

在一种实施方式中，如图2所示，信号倍频单元210包括移相器211和一异或门212。

移相器211用于测试设备100发送的相位为0°的时脉信号转换为相位为90°的时脉信号。移相器211包括移相输入端221、第一输出端231以及第二输出端241。移相输入端221用于连接测试设备100，当移相输入端221接收相位为0°的时脉信号，第一输出端231输出相位为0°的时脉信号，同时第二输出端241输出相位为90°的时脉信号。

异或门212用于将相位为0°的时脉信号和相位为90°的时脉信号做异或处理，以生成倍频信号。如图4所示，是经过第一异或门之前和之后的时脉信号示意图。异或门212包括第一输入端222、第二输入端232以及第三输出端242。第一输入端222连接至第一输出端231，用于接收相位为0°的时脉信号。第二输入端232连接至第二输出端241，用于接收相位为90°的时脉信号，第三输出端242连接至功能模块220，用于将倍频信号输入至各个功能模块220。

本实施例中，提供了移相器211和一异或门212，通过将相位为0°的时脉信号和相位为90°的时脉信号做异或运算，得到倍频信号，将倍频信号输入至功能模块220中进行高速测试。只需要测试设备100提供一低频的相位为0°的时脉信号即可，有效降低测试成本。

在另一种实施方式中，如图3所示，信号倍频单元210只包括另一异或门213，另一异或门213用于将测试设备100发送的相位为0°的时脉信号和相位为90°的时脉信号做异或处理，以生成倍频信号。如图4所示，经过另一异或门之前和之后的时脉信号示意图。

另一异或门213包括另一异或门的第一输入端223、另一异或门的第二输入端233以及另一异或门的第三输出端243，另一异或门的第一输入端223用于接收相位为0°的时脉信号，另一异或门的第二输入端233用于接收相位为90°的时脉信号，另一异或门的第三输出端243连接至功能模块220，用于将倍频信号输入至功能模块220。

本实施例中，提供了另一异或门213，通过将相位为0°的时脉信号和相位为90°的时脉信号做异或运算，得到倍频信号，将倍频信号输入至功能模块220中进行高速测试。需要测试设备100提供两个信号，低频的相位为0°的时脉信号和低频的相位为90°的时脉信号，有效降低测试成本。

实施例二

本实用新型还提供了一种存储芯片测试系统，包括如上述任一项的存储芯片测试电路装置。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。