半导体集成电路的制作方法

本发明涉及一种实现半导体集成电路的低功耗化的技术。

背景技术：

作为实现半导体集成电路的低功耗化的技术之一，已知有电源门控(powergating)技术。电源门控是这样一种技术，即，对于半导体集成电路内没有动作的电路部分切断电源，从而谋求减少漏电流。

在专利文献1中，公开了如下结构，即，用于进行各电路部分的电源切断的电源门控开关串联，控制电源切断的休眠信号被依次传递。

专利文献1：美国专利第9,329,669号公报

技术实现要素：

-发明要解决的技术问题-

在采用电源门控的半导体集成电路中，当使某电路部分从电源切断状态恢复时，会产生所谓的冲击电流。这样一来，例如，当使多个电路部分同时从电源切断状态恢复时，在半导体集成电路内就会产生较大的冲击电流，由此导致电源电位下降，使得引起半导体集成电路的误动作的可能性变高。

另一方面，作为避免出现该冲击电流的问题的方法，已知使电源门控开关缓慢接通的方法、将电源门控开关分组后依次使其接通的方法等。例如，在专利文献1的结构下，通过增大各个电源门控开关的延迟，能够使电源恢复时刻错开，而使冲击电流的产生分散开。但是，在这些方法中，存在如下问题，即，整个半导体集成电路的电源恢复所需的时间变长。

本公开的目的在于：提供一种既能将采用了电源门控的半导体集成电路的电源恢复所需的时间抑制得较短，又能抑制冲击电流的影响的结构。

-用以解决技术问题的技术方案-

本公开的一方面发明所涉及的半导体集成电路包括电路块，该电路块具有布置在第一方向上的一个或多个第一电源开关、和布置在第二方向上的一个或多个第二电源开关，所述电路块包括：第一传输路径，其将控制输入信号传输到所述第一电源开关，其中，所述控制输入信号为提供给该电路块的、对所述第一电源开关和所述第二电源开关进行通断控制的电源控制信号；第二传输路径，其将所述控制输入信号传输到所述第二电源开关；以及恢复判断电路，其接收第一信号和第二信号，并生成控制输出信号，其中，所述第一信号为对应于所述第一传输路径中的延迟而延迟了的所述控制输入信号，所述第二信号为对应于所述第二传输路径中的延迟而延迟了的所述控制输入信号，所述控制输出信号为从该电路块输出的所述电源控制信号。所述恢复判断电路在所述控制输入信号进行恢复转变时，按照所述第一信号进行所述恢复转变的时刻和所述第二信号进行所述恢复转变的时刻中较晚的时刻，使所述控制输出信号进行所述恢复转变，其中，所述恢复转变为使所述第一电源开关和所述第二电源开关从断开状态切换到接通状态的信号转变。

根据该方面发明，在电路块中，提供给该电路块的电源控制信号即控制输入信号经由第一传输路径传输到第一电源开关，并经由第二传输路径传输到第二电源开关。恢复判断电路接收第一信号和第二信号，当控制输入信号进行恢复转变时，按照第一信号进行恢复转变的时刻和第二信号进行恢复转变的时刻中较晚的时刻，使控制输出信号进行恢复转变，所述恢复转变为使第一电源开关和第二电源开关从断开状态切换到接通状态的信号转变，所述第一信号为对应于第一传输路径中的延迟而延迟了的控制输入信号，所述第二信号为对应于第二传输路径中的延迟而延迟了的控制输入信号。

由此，从电路块输出的控制输出信号在对应于第一电源开关和第二电源开关的个数、布置位置的时刻，换言之，在对应于电路块的尺寸的时刻进行恢复转变。其结果是，连接成链条状以传输电源控制信号的多个电路块的电源恢复时刻错开，且该时刻的偏移量是对应于各个电路块的尺寸的适当量。因此，既能将电源恢复所需的时间抑制得较短，又能抑制冲击电流的影响。

本公开的其它方面发明所涉及的半导体集成电路包括电路块，该电路块具有布置在第一方向上的一个或多个第一电源开关、布置在第二方向上的一个或多个第二电源开关以及布置在第一方向或第二方向上的一个或多个第三电源开关，所述电路块包括：开关信号生成电路，其根据第一控制输入信号和第二控制输入信号，来生成对所述第一电源开关和所述第二电源开关进行通断控制的第一开关信号、和对所述第三电源开关进行通断控制的第二开关信号，其中，所述第一控制输入信号为提供给该电路块的、对所述第一电源开关和所述第二电源开关进行通断控制的第一电源控制信号，所述第二控制输入信号为提供给该电路块的、对所述第一电源开关到所述第三电源开关进行通断控制的第二电源控制信号；第一传输路径，其将所述第一开关信号传输到所述第一电源开关；第二传输路径，其将所述第一开关信号传输到所述第二电源开关；第三传输路径，其将所述第二开关信号传输到所述第三电源开关；以及恢复判断电路，其接收第一信号、第二信号以及第三信号，并生成第一控制输出信号和第二控制输出信号，其中，所述第一信号为对应于所述第一传输路径中的延迟而延迟了的所述第一开关信号，所述第二信号为对应于所述第二传输路径中的延迟而延迟了的所述第一开关信号，所述第三信号为对应于所述第三传输路径中的延迟而延迟了的所述第二开关信号，所述第一控制输出信号为从该电路块输出的所述第一电源控制信号，所述第二控制输出信号为从该电路块输出的所述第二电源控制信号。并且，当所述第一控制输入信号进行恢复转变时，所述开关信号生成电路使所述第一开关信号进行所述恢复转变，所述恢复判断电路按照所述第一信号进行所述恢复转变的时刻和所述第二信号进行所述恢复转变的时刻中较晚的时刻，使所述第一控制输出信号进行所述恢复转变，其中，所述恢复转变为使所述第一电源开关和所述第二电源开关从断开状态切换到接通状态的信号转变。另外，当所述第二控制输入信号进行第二恢复转变时，所述开关信号生成电路使所述第一开关信号和所述第二开关信号进行所述第二恢复转变，所述恢复判断电路按照所述第一信号进行所述第二恢复转变的时刻、所述第二信号进行所述第二恢复转变的时刻、以及所述第三信号进行所述第二恢复转变的时刻中最晚的时刻，使所述第二控制输出信号进行所述第二恢复转变，其中，所述第二恢复转变为使所述第一电源开关到所述第三电源开关从断开状态切换到接通状态的信号转变。

根据该方面发明，开关信号生成电路根据提供给该电路块的第一电源控制信号和第二电源控制信号即第一控制输入信号和第二控制输入信号，生成对第一电源开关和第二电源开关进行通断控制的第一开关信号、以及对第三电源开关进行通断控制的第二开关信号。第一开关信号经由第一传输路径传输到第一电源开关，并经由第二传输路径传输到第二电源开关。第二开关信号经由第三传输路径传输到第三电源开关。恢复判断电路接收第一信号、第二信号以及第三信号，来生成从该电路块输出的第一电源控制信号和第二电源控制信号即第一控制输出信号和第二控制输出信号，所述第一信号为对应于第一传输路径中的延迟而延迟了的第一开关信号，所述第二信号为对应于第二传输路径中的延迟而延迟了的第一开关信号，所述第三信号为对应于第三传输路径中的延迟而延迟了的第二开关信号。

恢复判断电路在第一控制输入信号进行恢复转变时，按照第一信号进行恢复转变的时刻和第二信号进行恢复转变的时刻中较晚的时刻，使第一控制输出信号进行恢复转变，所述恢复转变为使第一电源开关和第二电源开关从断开状态切换到接通状态的信号转变。由此，从电路块输出的第一控制输出信号在与第一电源开关和第二电源开关的个数、布置位置对应的时刻，换言之，在与电路块的尺寸对应的时刻进行恢复转变。另外，恢复判断电路当第二控制输入信号进行第二恢复转变时，按照第一信号进行第二恢复转变的时刻、第二信号进行第二恢复转变的时刻、以及第三信号进行第二恢复转变的时刻中最晚的时刻，使第二控制输出信号进行第二恢复转变，所述第二恢复转变为使第一电源开关到第三电源开关从断开状态切换到接通状态的信号转变。由此，从电路块输出的第二控制输出信号在与第一电源开关到第三电源开关的个数、布置位置对应的时刻，换言之，在与电路块的尺寸对应的时刻进行恢复转变。其结果是，连接成链条状以传输第一电源控制信号和第二电源控制信号的多个电路块的电源恢复时刻错开，且该时刻的偏移量是对应于各个电路块的尺寸的适当量。因此，既能将电源恢复所需的时间抑制得较短，又能抑制冲击电流的影响。

-发明的效果-

根据本公开所涉及的半导体集成电路，既能将电源恢复所需的时间抑制得较短，又能抑制冲击电流的影响。

附图说明

图1是表示第一实施方式所涉及的半导体集成电路的结构的一部分的方框图。

图2是表示图1所示的电路块的内部结构的示意图。

图3示出了图2所示的恢复判断电路的结构示例。

图4示出了电源开关的结构示例。

图5是表示图1所示的其他电路块的内部结构的示意图。

图6是表示图1的结构中的信号变化的时序图。

图7(a)、图7(b)是表示变形例1所涉及的电路块的内部结构的示意图。

图8是表示变形例2所涉及的电路块的内部结构的示意图。

图9示出了电路块的连接方式的示例。

图10是表示第二实施方式所涉及的半导体集成电路的结构的一部分的方框图。

图11是表示图10所示的电路块的内部结构的示意图。

图12示出了图11所示的开关信号生成电路和恢复判断电路的结构示例。

图13是表示图12的电路结构的动作的时序图。

具体实施方式

以下，参照附图对实施方式进行说明。

(第一实施方式)

在第一实施方式中，半导体集成电路具有作为低功耗模式(低功率模式)的休眠模式。例如，在存储块中，在休眠模式下，行解码器、列解码器、io系统电路以及控制系统电路等、存储单元阵列以外的大部分电路都处于电源切断状态。但是，在休眠模式下，保持有存储器的存储数据。在本公开中，把将半导体集成电路控制成休眠模式的电源控制信号称为休眠信号。在此，在休眠信号为高电平时，切断向成为对象的各电路的供电，在休眠信号为低电平时，维持向各电路的供电。另外，休眠信号与供电的切断/维持之间的关系并不限于此。

图1是表示第一实施方式所涉及的半导体集成电路的结构的一部分的方框图。图1所示的半导体集成电路100具备多个存储块ram<0>～<n>。存储块ram<0>～<n>例如为sram。需要说明的是，存储块ram<0>～<n>是电路块的一个例子。多个存储块ram<0>～<n>连接为链条状，以传输作为电源控制信号之一例的休眠信号slp_in。即，ram<0>将被供来的休眠信号slp_in作为信号slp接收，按照信号slp进行块内的电源控制，且使信号slp延迟后作为信号slp_o输出。ram<1>将从ram<0>输出的信号slp_o作为信号slp接收，按照信号slp进行块内的电源控制，且使信号slp延迟后作为信号slp_o输出。以后，按照同样的方式，休眠信号被传递给ram<2>……ram<n>。ram<n>所输出的信号slp_o例如作为休眠信号slp_out返回到输出了休眠信号slp_in的控制器。

图2是表示存储块ram<0>的内部结构的示意图。在图2中，存储块ram<0>包括存储单元阵列部1、列解码器部2和行解码器部3。在列解码器部2中，在列方向上布置有多个(在此为(l+1)个)第一电源开关10(sw_h<0>～<1>)，在行解码器部3中，在行方向上布置有多个(在此为2个)第二电源开关20(sw_v<0>～<1>)。存储块ram<0>接收到的休眠信号即控制输入信号slp经由第一传输路径11被分别传输到第一电源开关10，并经由第二传输路径21被分别传输到第二电源开关20。第一电源开关10和第二电源开关20由控制输入信号slp进行通断控制。在此，当控制输入信号slp为高电平时，第一电源开关10和第二电源开关20被控制成断开状态，由此切断向所对应的电路部分的供电。

在此，例如也可以为每个io设置第一电源开关10。或者，也可以为每对位线对设置第一电源开关10。另外，第二电源开关20也可以设置在例如行解码器部3的两端。

恢复判断电路40生成从存储块ram<o>输出的休眠信号即控制输出信号slp_o。恢复判断电路40接收提供给存储块ram<0>的控制输入信号slp，将经由第一传输路径11延迟了的控制输入信号slp作为第一信号slp_h接收，并将经由第二传输路径21延迟了的控制输入信号slp作为第二信号slp_v接收。在此，假设恢复判断电路40接收传输到第一传输路径11的最远端的控制输入信号slp作为第一信号slp_h，并接收传输到第二传输路径21的最远端的控制输入信号slp作为第二信号slp_v。

图3示出了恢复判断电路40的结构示例。在图3的结构下，恢复判断电路40具有三输入or门41。三输入or门41将控制输入信号slp、第一信号slp_h和第二信号slp_v作为输入，并且输出为控制输出信号slp_o。因此，当控制输入信号slp为高电平时，控制输出信号slp_o便为高电平。另一方面，当控制输入信号slp从高电平转变为低电平时，第一信号slp_h和第二信号slp_v从控制输入信号slp延迟并从高电平转变为低电平，并且在第一信号slp_h和第二信号slp_v都转变为低电平的时刻，控制输出信号slp_o转变为低电平。

图4示出了第一电源开关10的结构示例。需要说明的是，第二电源开关20也具有同样的结构。在图4的结构示例中，第一电源开关10具有电源开关晶体管10a和缓冲器10b，所述电源开关晶体管10a对所对应的各电路部分与电源之间进行连接、断开，所述缓冲器10b接收控制输入信号slp，并提供给电源开关晶体管10a的栅极。传输到第一传输路径11的最远端的控制输入信号slp作为第一信号slp_h返回到恢复判断电路40。控制输入信号slp由缓冲器10b形成波形。通过该结构，由于能够降低控制输入信号slp的驱动负载电容，因此能够从电源切断状态进行高速恢复。需要说明的是，也可以根据控制输入信号slp的极性，设置逆变器来代替缓冲器10b。另外，也可以省略缓冲器10b，直接将控制输入信号slp提供给电源开关晶体管10a的栅极。为了具有足够的电流供给能力以实现电路块的稳定动作，电源开关晶体管10a的栅极宽度通常较大。因此，在省略缓冲器10b的情况下，控制输入信号slp的负荷变大，其转变时间变得缓慢，冲击电流得到抑制，另一方面，恢复时间变慢。

其它存储块ram<1>～<n>的内部结构也与存储块ram<0>相同。即，在各存储块ram<1>～<n>中，也在列解码器部2中，在列方向上布置有第一电源开关10，在行解码器部3中，在行方向上布置有第二电源开关20。不过，根据存储块的尺寸、形状，第一电源开关10和第二电源开关20的个数、布置位置有时会不同。

图5是表示存储块ram<1>的内部结构的示意图。在此，存储块ram<0>为横长形状，与此相对，存储块ram<1>为纵长形状。即，与存储块ram<0>相比，在存储块ram<1>中，列解码器部2较小，行解码器部3较大。在图5中，在列解码器部2中，在列方向上布置有多个(在此为2个)第一电源开关10(sw_h<0>～<1>)，在行解码器部3中，在行方向上布置有多个(在此为(m+1)个)第二电源开关20(sw_v<0>～<m>)。其他结构与图2的存储块ram<0>相同。

如上所述，在本实施方式中，恢复判断电路40接收传输到第一传输路径11的最远端的控制输入信号slp作为第一信号slp_h，并接收传输到第二传输路径21的最远端的控制输入信号slp作为第二信号slp_v。在这种情况下，第一信号slp_h相当于与第一传输路径11中的延迟相应地延迟了的控制输入信号slp，第二信号slp_v相当于与第二传输路径21中的延迟相应地延迟了的控制输入信号slp。

因此，在存储块ram<0>中，第一信号slp_h的延迟比第二信号slp_v的延迟大，在存储块ram<1>中，第二信号slp_v的延迟比第一信号slp_h的延迟大。

需要说明的是，在图2、图5中，控制输入信号slp直接与第一传输路径11和第二传输路径21相连，但也可以例如在传输路径产生分支的位置处布置缓冲器。在这种情况下，第一信号slph和第二信号slp_v的延迟值的变化相对于第一传输路径11和第二传输路径21的路径长度的变化变得更精确。

图6是表示本实施方式所涉及的半导体集成电路100中的信号变化情况的时序图。如图6所示，当休眠信号slp_in从低电平转变为高电平时(相当于切断转变)，恢复判断电路40立即使信号slp_o从低电平转变为高电平。即，在控制输入信号slp进行切断转变时，恢复判断电路40按照控制输入信号slp进行切断转变的时刻，使控制输出信号slp_o进行切断转变。由此，利用休眠信号slp_in进行电源切断的指示按照ram<0>、ram<1>、……的顺序被快速传输到各存储块。

另一方面，当休眠信号slp_in从高电平转变为低电平时(下降，相当于恢复转变)，恢复判断电路40按照第一信号slp_h和第二信号slp_v的下降中较晚的一者，使信号slp_o从高电平转变为低电平。即，在控制输入信号slp进行恢复转变时，恢复判断电路40按照第一信号slp_h进行恢复转变的时刻以及第二信号slp_v进行恢复转变的时刻中较晚的时刻，使控制输出信号slp_o进行恢复转变。由此，例如，在横长形状的存储块ram<0>中，由于第一信号slp_h的下降延迟t0h比第二信号slp_v的下降延迟t0v大，所以控制输出信号slp_o就与第一信号slp_h的下降相应地下降。另一方面，在纵长形状的存储块ram<1>中，第二信号slp_v的下降延迟t1v比第一信号slp_h的下降延迟t1h大，所以控制输出信号slp_o就与第一信号slp_v的下降相应地下降。

如上所述，根据本实施方式，在各存储块中，第一电源开关10布置在列方向上，第二电源开关20布置在行方向上。提供给存储块的休眠信号即控制输入信号slp经由第一传输路径11传输到第一电源开关10，并经由第二传输路径21传输到第二电源开关20。恢复判断电路40接收传输到第一传输路径11的最远端的控制输入信号slp即第一信号slp_h、和传输到第二传输路径21的最远端的控制输入信号slp即第二信号slp_v，生成从该存储块输出的休眠信号即控制输出信号slp_o。

然后，恢复判断电路40在控制输入信号slp进行恢复转变时，按照第一信号slp_h进行恢复转变的时刻和第二信号slp_v进行恢复转变的时刻中较晚的时刻，使控制输出信号slp_o进行恢复转变，其中，所述恢复转变是使第一电源开关10和第二电源开关20从断开状态切换为接通状态的信号转变。

由此，从存储块输出的控制输出信号slp_o在与第一电源开关10和第二电源开关20的个数、布置位置对应的时刻，换言之，在与存储块的尺寸对应的时刻进行恢复转变。其结果是，连接成链条状以传输休眠信号的多个存储块的电源恢复时刻错开，且该时刻的偏移量是对应于各个存储块的尺寸的适当量。因此，既能将电源恢复所需的时间抑制得较短，又能抑制冲击电流的影响。

在此，存储块一般通过在设计工具中指定位数、字数、列数作为参数，自动地生成布局。而且，通过应用本实施方式，能够自动生成第一电源开关10和第二电源开关20，且能够形成与存储块的形状对应的第一信号slp_h和第二信号slp_v的路径。由此，就存储块而言，能够很容易地将控制输入信号slp和控制输出信号slp_o的恢复转变的偏移量设定为适当量。

(变形例1)

在上述实施方式中，恢复判断电路40接收传输到第一传输路径11的最远端的第一信号slp_h，并接收传输到第二传输路径21的最远端的第二信号slp_v。但是，本实施方式并不限定于此，第一信号slp_h只要是对应于第一传输路径11中的延迟而延迟了的信号即可，第二信号slp_v只要是对应于第二传输路径21中的延迟而延迟了的信号即可。

在本变形例中，恢复判断电路40不是从第一传输路径11和第二传输路径21的最远端，而是从与该路径长度相应的规定位置接收第一信号slp_h和第二信号slp_v。即，第一传输路径11的路径长度越长，恢复判断电路40就从越远的位置接收第一信号slp_h，第二传输路径21的路径长度越长，恢复判断电路40就从越远的位置接收第二信号slp_v。

图7(a)、图7(b)是表示变形例1所涉及的存储块ram<0>、ram<1>的内部结构的示意图。图7(a)的结构与图2大致相同，图7(b)的结构与图5大致相同。但是，恢复判断电路40接收第一信号slp_h和第二信号slp_v的信号路径与图2和图5不同。

在图7(a)中，恢复判断电路40从第一电源开关10的开关sw_h<1>的附近接收第一信号slp_h，并从第二电源开关20的开关sw_v<0>的附近接收第二信号slp_v。另一方面，在图7(b)中，恢复判断电路40从第一电源开关10的开关sw_h<0>的附近接收第一信号slp_h，并从第二电源开关20的开关sw_v<1>的附近接收第二信号slp_v。

即，恢复判断电路40从与第一传输路径11的路径长度对应的规定位置接收第一信号slp_h。由于在ram<0>中第一传输路径11的路径长度比ram<1>中长，所以在ram<0>中接收第一信号slp_h的规定位置比ram<1>中远。恢复判断电路40从与第二传输路径21的路径长度相对应的规定位置接收第二信号slp_v。由于在ram<0>中第二传输路径21的路径长度比ram<1>中短，所以在ram<0>中接收第二信号slp_v的规定位置比ram<1>中近。

需要说明的是，与路径长度对应的规定位置不需要相对于路径长度的变化而连续地变化。例如，在本变形例中，也可以按照下述方式分散地变化，即：当第一传输路径11的路径长度在第一范围内时，从第一规定位置接收第一信号slp_h，当第一传输路径11的路径长度在第二范围(第二范围的路径长度＞第一范围的路径长度)内时，从第二规定位置(第二规定位置比第一规定位置远)接收第一信号slp_h。

根据本变形例，也能够获得与上述实施方式相同的作用和效果。另外，如上述实施方式那样，若接收到已传输到第一传输路径11和第二传输路径21的最远端的第一信号slp_h和第二信号slp_v，则控制输出信号slp_o的延迟量有时会变得大于所需的延迟量。与此相对，在本变形例中，能够实现控制输出信号slp_o的延迟量的最优化，能够在最短时间内进行电源恢复。

(变形例2)

在本变形例中，恢复判断电路40从构成第一传输路径11和第二传输路径21的布线中，在反映出其寄生电容分量的状态下，接收第一信号slp_h和第二信号slp_v。在该结构下，第一信号slp_h也成为对应于第一传输路径11中的延迟而延迟了的信号，第二信号slp_v也成为对应于第二传输路径21中的延迟而延迟了的信号。

图8是表示变形例2所涉及的存储块ram<0>的内部结构的示意图。图8的结构与图2大致相同。不过，恢复判断电路40接收第一信号slp_h和第二信号slp_v的信号路径与图2不同。在图8的结构中，第一传输路径11包括第一布线13，该第一布线13与第一电源开关10连接，并经由缓冲器12接收控制输入信号slp。另外，第二传输路径21包括第二布线23，该第二布线23与第二电源开关20连接，并经由缓冲器22接收控制输入信号slp。恢复判断电路40接收提供给存储块ram<0>的控制输入信号slp，且从第一布线13接收第一信号slp_h，从第二布线23接收第二信号slp_v。

在此，第一布线13具有寄生电容分量15，第二布线23具有寄生电容分量25。而且，第一布线13中的延迟取决于将第一布线13的寄生电容和第一电源开关10的输入电容合在一起而得到的寄生电容分量15，第二布线23中的延迟取决于将第二布线23的寄生电容和第二电源开关20的输入电容合在一起而得到的寄生电容分量25。因此，第一信号slp_h相当于与第一传输路径11中的延迟相应地延迟了的控制输入信号slp，第二信号slp_v相当于与第二传输路径21中的延迟相应地延迟了的控制输入信号slp。

根据本变形例，也能够获得与上述实施方式相同的作用和效果。另外，在列解码器部2和行解码器部3中，不需要增加布线资源。

(存储块的连接方式的示例)

在图1中，存储块串联连接，休眠信号依次在一个个存储块中传输。不过，存储块的连接方式并不限定于此。例如，也可以构成为包含分支连接，休眠信号在多个存储块中并列传输。此外，也可以在半导体集成电路内存在多个为传输休眠信号而连接起来的存储块组。

图9是表示存储块的连接方式之一例的图。在图9的结构中，多个存储块102连接成链条状，且在多个位置分支。当控制器101输出休眠信号slp时，休眠信号slp按照链路连接，在存储块102中传输，且从链路的末端输出休眠信号slp_out。这些休眠信号slp_out被输入到or门103，or门103的输出作为恢复完成信号返回到控制器101。

(第二实施方式)

在第二实施方式中，作为低功耗模式，半导体集成电路除了具有已在第一实施方式中说明的休眠模式之外，还具有关机模式。例如，在存储块中，在关机模式下，包含存储单元阵列在内的大部分电路都处于电源切断状态。在关机模式下，存储器中的存储数据也被删除。而且，在本公开中，将使半导体集成电路成为关机模式的电源控制信号称为关机信号。在此，在关机信号为高电平时，切断向成为对象的各电路的供电，在关机信号为低电平时，维持向各电路的供电。需要说明的是，关机信号与供电的切断/维持之间的关系并不限于此。

图10是表示第二实施方式所涉及的半导体集成电路的结构的一部分的方框图。图10所示的半导体集成电路200具备多个存储块ram<0>～<n>。存储块ram<0>～<n>例如为sram。需要说明的是，存储块ram<0>～<n>是电路块的一个例子。多个存储块ram<0>～<n>连接成链条状，以传输作为电源控制信号之一例的休眠信号slp_in和关机信号sd_in。即，ram<0>将被供来的休眠信号slp_in作为信号slp接收，按照信号slp进行块内的电源控制，且使信号slp延迟后作为信号slp_o输出。ram<1>将从ram<0>输出的信号slp_o作为信号slp接收，按照信号slp进行块内的电源控制，且使信号slp延迟后作为信号slp_o输出。以后，按照同样的方式，休眠信号被传递给ram<2>……ram<n>。此外，ram<0>将被供来的关机信号sd_in作为信号sd接收，按照信号sd执行块内的电源控制，且使信号sd延迟后作为信号sd_o输出。ram<1>将从ram<0>输出的信号sd_o作为信号sd接收，按照信号sd进行块内的电源控制，且使信号sd延迟后作为信号sd_o输出。以后，按照同样的方式，关机信号被传递给ram<2>……ram<n>。

图11是表示存储块ram<0>的内部结构的示意图。在图11中，存储块ram<0>包括存储单元阵列部1、列解码器部2和行解码器部3。在列解码器部2中，在列方向上布置有多个(在此为(l+1)个)第一电源开关10(sw_h<0>～<1>)，在行解码器部3中，在行方向上布置有多个(在此为2个)第二电源开关20(sw_v<0>～<1>)。这些结构与第一实施方式的图2的结构相同。

在图11的结构中，进而在存储单元阵列部1中，在列方向上布置有多个(在此为2个)第三电源开关30(sw_m<0>～<1>)。需要说明的是，第三电源开关30也可以布置在行方向上。另外，在图11的结构中，第三电源开关30在图中布置在存储单元阵列部1的上部，但并不限定于此，例如也可以在图中布置在存储单元阵列部1的下部。

在此，休眠信号相当于对第一电源开关10和第二电源开关20进行通断控制的第一电源控制信号。关机信号相当于对第一电源开关10到第三电源开关30进行通断控制的第二电源控制信号。

开关信号生成电路50接收存储块ram<0>接收到的休眠信号即第一控制输入信号slp、和存储块ram<0>接收到的关机信号即第二控制输入信号sd。然后，生成对第一电源开关和第二电源开关20进行通断控制的第一开关信号slpx和对第三电源开关30进行通断控制的第二开关信号sdx。具体而言，开关信号生成电路50在第一控制输入信号slp为高电平时(休眠模式时)，使第一开关信号slpx为高电平，以使第一电源开关10和第二电源开关20断开。另外，在第二控制输入信号sd为高电平时(关机模式时)，使第一开关信号slpx和第二开关信号sdx为高电平，以使第一电源开关10到第三电源开关30全部断开。即，第一开关信号slpx为高电平时是第一控制输入信号slp为高电平时和第二控制输入信号sd为高电平时，第二开关信号sdx为高电平时是第二控制输入信号sd为高电平时。

从开关信号生成电路50输出的第一开关信号slpx经由第一传输路径11被分别传输到第一电源开关10，并经由第二传输路径21被分别传输到第二电源开关20。在此，当第一开关信号slpx为高电平时，第一电源开关10和第二电源开关20被控制成断开状态，由此切断向所对应的电路部分的供电。另外，从开关信号生成电路50输出的第二开关信号sdx经由第三传输路径31传输到第三电源开关30。在此，当第二开关信号sdx为高电平时，第三电源开关30被控制成断开状态，由此切断向所对应的电路部分的供电。

恢复判断电路60生成从存储块ram<0>输出的休眠信号和关机信号即第一控制输出信号slp_o和第二控制输出信号sd_o。恢复判断电路60接收提供给存储块ram<0>的第一控制输入信号slp和第二控制输入信号sd，且将经由第一传输路径11延迟了的第一开关信号slpx作为第一信号slp_h接收，将经由第二传输路径21延迟了的第一开关信号slpx作为第二信号slp_v接收。另外，将经由第三传输路径31延迟了的第二开关信号sdx作为第三信号sd_m接收。在此，假设恢复判断电路60接收传输到第一传输路径11的最远端的第一开关信号slpx作为第一信号slp_h，并接收传输到第二传输路径21的最远端的第一开关信号slpx作为第二信号slp_v，并且接收传输到第三传输路径31的最远端的第二开关信号sdx作为第三信号sd_m。

图12示出了开关信号生成电路50和恢复判断电路60的电路结构示例。另外，图13是表示图12的电路结构的动作的时序图。

图12的电路在休眠模式下按照下述方式进行动作。当第一控制输入信号slp从低电平转变为高电平(相当于切断转变)时，进入休眠模式。此时，开关信号生成电路50使第一开关信号slpx成为高电平。第一开关信号slpx经由第一传输路径11传输到第一电源开关10，并经由第二传输路径21传输到第二电源开关20。由此，第一电源开关10和第二电源开关20断开。另外，当第一控制信号slp从低电平转变为高电平时，在恢复判断电路60中，通过slp→nslp→slp_s→nslp_o→slp_o这一路径，使第一控制输出信号slp_o立即变为高电平。此时，由于信号slp_r为高电平，所以利用锁存部61的功能，信号nslp_o的节点被固定为低电平。即，在第一控制输入信号slp进行切断转变时，恢复判断电路60按照第一控制输入信号slp进行切断转变的时刻，使第一控制输出信号slp_o进行切断转变。由此，利用休眠信号slp_in进行电源切断的指示按照ram<0>、ram<1>、……的顺序被快速传输到各存储块。

当第一控制输入信号slp从高电平转变为低电平时(相当于恢复转变)，休眠模式得到解除。不过，由于信号slp_r保持高电平不变，所以利用锁存部61的功能，信号nslp_o的节点仍固定在低电平，而第一控制输出信号slp_o保持高电平不变。然后，当来自第一传输路径11的第一信号slp_h、来自第二传输路径21的第二信号slp_v从高电平转变为低电平时，按照其中较晚的时刻，信号nislp_end变为高电平，由此信号slp_r变为低电平，信号nslp_o变为高电平，第一控制输出信号slp_o变为低电平。

另一方面，在关机模式下，图12的电路按照下述方式进行动作。当第二控制输入信号sd从低电平转变为高电平时(相当于第二切断转变)，就进入关机模式。此时，开关信号生成电路50使第一开关信号slpx和第二开关信号sdx均成为高电平。第一开关信号slpx经由第一传输路径11传输到第一电源开关10，并经由第二传输路径21传输到第二电源开关20。由此，第一电源开关10和第二电源开关20断开。第二开关信号sdx经由第三传输路径31传输到第三电源开关30。由此，第三电源开关30断开。另外，当第二控制输入信号sd从低电平转变为高电平时，在恢复判断电路60中，通过sd→nsd→sd_s→nsd_o→sd_o这一路径，使第二控制输出信号sd_o立即变为高电平。此时，由于信号sd_r为高电平，所以利用锁存部62的功能，信号nsd_o的节点被固定为低电平。即，在第二控制输入信号sd进行第二切断转变时，恢复判断电路60按照第二控制输入信号sd进行第二切断转变的时刻，使第二控制输出信号sd_o进行第二切断转变。由此，利用关机信号sd_in进行电源切断的指示按照ram<0>、ram<1>、……的顺序被快速传输到各存储块。此时，利用锁存部61的功能，使得第一控制输出信号slp_o不发生变化。

当第二控制输入信号sd从高电平转变为低电平时(相当于第二恢复转变)，关机模式得到解除。不过，由于信号sd_r保持高电平不变，所以利用锁存部62的功能，信号nsd_o的节点仍固定在低电平，而第二控制输出信号sd_o保持高电平不变。然后，当来自第一传输路径11的第一信号slp_h、来自第二传输路径21的第二信号slp_v、来自第三传输路径31的第三信号sd_m从高电平转变为低电平时，按照其中最晚的时刻，信号sd_r变为低电平，信号nsd_o变为高电平，第二控制输出信号sd_o变为低电平。在图13的示例中，由于第三信号sd_m从高电平向低电平的转变比第一信号slp_h和第二信号slp_v晚，所以根据信号nsd_end的上升，第二控制输出信号sd_o变为低电平。

并且，如上所述，在本实施方式中，恢复判断电路60接收传输到第一传输路径11的最远端的第一开关信号slpx作为第一信号slp_h，并接收传输到第二传输路径21的最远端的第一开关信号slpx作为第二信号slp_v。另外，恢复判断电路60接收传输到第三传输路径31的最远端的第二开关信号sdx作为第三信号sd_m。在这种情况下，第一信号slp_h相当于与第一传输路径11中的延迟相应地延迟了的第一开关信号slpx，第二信号slp_v相当于与第二传输路径21中的延迟相应地延迟了的第一开关信号slpx，第三信号sd_m相当于与第三传输路径31中的延迟相应地延迟了的第二开关信号sdx。

因此，在本实施方式中，能够获得与第一实施方式相同的作用和效果。即，根据本实施方式，在各存储块中，第一电源开关10布置在列方向上，第二电源开关20布置在行方向上，且第三电源开关30布置在列方向或行方向上。开关信号生成电路50根据提供给存储块的休眠信号和关机信号即第一控制输入信号slp和第二控制输入信号sd，来生成对第一电源开关10和第二电源开关20进行控制的第一开关信号slpx和对第三电源开关30进行控制的第二开关信号sdx。第一开关信号slpx经由第一传输路径11传输到第一电源开关10，并经由第二传输路径21传输到第二电源开关20。第二开关信号sdx经由第三传输路径31传输到第三电源开关30。恢复判断电路60接收传输到第一传输路径11的最远端的第一开关信号slpx即第一信号slp_h、传输到第二传输路径21的最远端的第一开关信号slpx即第二信号slp_v和传输到第三传输路径31的最远端的第二开关信号sdx即第三信号sd_m，生成从该存储块输出的休眠信号和关机信号即第一控制输出信号slp_o和第二控制输出信号sd_o。

然后，在第一控制输入信号slp进行恢复转变时，恢复判断电路60按照第一信号slp_h进行恢复转变的时刻和第二信号slp_v进行恢复转变的时刻中较晚的时刻，使第一控制输出信号slp_o进行恢复转变，其中，所述恢复转变为使第一电源开关10和第二电源开关20从断开状态切换为接通状态的信号转变。由此，从存储块输出的第一控制输出信号slp_o在与第一电源开关10和第二电源开关20的个数、布置位置对应的时刻，换言之，在与存储块的尺寸对应的时刻进行恢复转变。

另外，在第二控制输入信号sd进行第二恢复转变时，恢复判断电路60按照第一信号slp_h进行第二恢复转变的时刻、第二信号slp_v进行第二恢复转变的时刻、第三信号sd_m进行第二恢复转变的时刻中最晚的时刻，使第二控制输出信号sd_o进行第二恢复转变，其中，所述第二恢复转变为使第一电源开关10到第三电源开关30从断开状态切换为接通状态的信号转变。由此，从存储块输出的第二控制输出信号sd_o在与第一电源开关10到第三电源开关30的个数、布置位置对应的时刻，换言之，在与电路块的尺寸对应的时刻进行恢复转变。

其结果是，连接成链条状以传输休眠信号和关机信号的多个存储块的电源恢复时刻错开，且该时刻的偏移量是对应于各个存储块的尺寸的适当量。因此，既能将电源恢复所需的时间抑制得较短，又能抑制冲击电流的影响。

需要说明的是，在本实施方式中，恢复判断电路60接收传输到第一传输路径11的最远端的第一信号slp_h，接收传输到第二传输路径21的最远端的第二信号slp_v，并接收传输到第三传输路径31的最远端的第三信号sd_m。不过，本实施方式不限定于此，第一信号slp_h只要是对应于第一传输路径11中的延迟而延迟了的信号即可，第二信号slp_v只要是对应于第二传输路径21中的延迟而延迟了的信号即可，第三信号sd_m只要是对应于第三传输路径31中的延迟而延迟了的信号即可。因此，在本实施方式中，例如，能够应用已在第一实施方式中说明了的各个变形例。

需要说明的是，在上述各实施方式中，第一电源开关10到第三电源开关30的布置位置、个数并不限定于此处所说明的内容。另外，第一电源开关10到第三电源开关30的个数也可以分别为一个。

另外，在上述各实施方式中，作为电路块的一个例子，以存储块为例进行了说明，但本公开中的电路块并不限定于存储块。另外，第一电源开关10布置在列方向上，第二电源开关20布置在行方向上，但电源开关的布置方向并不限定于此。

另外，在上述各实施方式中，也可以在各传输路径的中途适当地插入中继缓冲器。在这种情况下，可以适当地调节构成中继缓冲器的晶体管的尺寸，也可以将中继缓冲器设为施密特触发缓冲器，以减少各传输路径的噪声的影响。

-产业实用性-

根据本公开，对于采用了电源门控的半导体集成电路，能够将电源恢复所需的时间抑制得较短，且能够抑制冲击电流的影响，因此例如在兼顾半导体芯片的低功耗和动作稳定方面是有用的。

-符号说明-

10第一电源开关

11第一传输路径

12缓冲器

13第一布线

20第二电源开关

21第二传输路径

22缓冲器

23第二布线

30第三电源开关

31第三传输路径

40恢复判断电路

50开关信号生成电路

60恢复判断电路

100、200半导体集成电路

ram<0>～<n>存储块(电路块)

slp_in休眠信号(电源控制信号、第一电源控制信号)

slp控制输入信号、第一控制输入信号

slp_o控制输出信号、第一控制输出信号

slp_h第一信号

slp_v第二信号

sd_in关机信号(第二电源控制信号)

sd第二控制输入信号

slpx第一开关信号

sdx第二开关信号

sd_m第三信号