具有金属-铁电-金属器件的保存-恢复电路系统的制作方法

本发明的实施例总体上涉及电子电路(circuit)技术领域，并且更具体地涉及用于具有金属-铁电-金属器件的保存-恢复电路系统(circuitry)。

背景技术：

本文中所提供的背景描述是出于总体上呈现本公开的上下文的目的。在此背景技术部分所描述的程度上的当前命名的发明人的工作以及在递交时可不以其他方式作为现有技术的描述的各方面既不明确地又不隐含地被承认为是对于本公开的现有技术。除非在本文中另外指出，否则在此部分中描述的方法不是对于本公开中的权利要求的现有技术，并且也不会因为被包含在此部分中而被承认是现有技术。

诸如处理器的许多电子电路使用功率选通来关闭不在使用中的电路块，由此节省功率。典型地，一些数据必须被保留以关断电路块。该数据可被存储在触发器和/或寄存器堆电路以及其他选项中。针对功率选通的一些关键挑战是减少用于从睡眠模式唤醒的等待时间(latency)，以及减少睡眠模式下的待机功率消耗。

附图说明

通过下列结合附图的详细描述，将容易理解实施例。为了便于该描述，相同的附图标记指定相同的结构元件。通过示例方式而非通过限制的方式在附图的各图中示出各实施例。

图1图示出根据各实施例的可在保存-恢复电路系统中使用的金属-铁电-金属(mfm)器件的横截面图。

图2图示出根据各实施例的mfm器件的电荷-电压迟滞回路。

图3a图示出根据各实施例的存储器单元的示例电压，该存储器单元包括用于执行写入操作以将逻辑0写入存储器单元的mfm器件。

图3b图示出根据各实施例的存储器单元的示例电压，该存储器单元包括用于执行写入操作以将逻辑1写入存储器单元的mfm器件。

图3c图示出根据各实施例的存储器单元的示例电压，该存储器单元包括用于执行保持操作以保持由存储器单元存储的逻辑值的mfm器件。

图3d图示出根据各实施例的存储器单元的示例电压，该存储器单元包括用于执行读取操作以读取由存储器单元存储的逻辑值的mfm器件。

图4图示出根据各实施例的包括保存-恢复电路系统的交叉耦合电路。

图5图示出根据各实施例的触发器，该触发器可以包含图4中的交叉耦合电路。

图6是根据各实施例的时序图，该时序图图示出当数据位是逻辑0时用于保存-恢复过程的图4中的交叉耦合电路和/或图5中的触发器电路的信号的电压-时间曲线。

图7是根据各实施例的时序图，该时序图图示出当数据位是逻辑1时用于保存-恢复过程的图4中的交叉耦合电路和/或图5中的触发器电路的信号的电压-时间曲线。

图8图示出根据各实施例的包括保存-恢复电路系统的另一交叉耦合电路。

图9图示出根据各实施例的包括保存-恢复电路系统的又一交叉耦合电路。

图10图示出根据各实施例的包括保存-恢复电路系统的寄存器堆电路。

图11是根据各实施例的时序图，该时序图图示出当数据位是逻辑1时用于保存-恢复过程的图10中的寄存器堆电路的信号的电压-时间曲线。

图12是根据各实施例的时序图，该时序图图示出当数据位是逻辑0时用于保存-恢复过程的图10中的寄存器堆电路的信号的电压-时间曲线。

图13图示出根据各实施例的包括保存-恢复电路系统的另一寄存器堆电路。

图14是根据各实施例的mfm器件的更详细的横截面图。

图15图示出根据各实施例被配置用于采用本文所述的装置和方法的示例系统。

具体实施方式

在以下具体实施方式中，参考形成其一部分的所附附图，其中，贯穿所附附图相同的数字指示相同的部件，并且在所附附图中，通过说明方式示出可实施的实施例。应理解，可利用其他实施例并作出结构或逻辑的改变而不背离本公开的范围。因此，以下具体实施方式不应以限制性的意义来理解，并且实施例的范围由所附权利要求及其等效方案来限定。

可以按在理解要求保护的主题时最有帮助的方式将各操作描述为依次的多个分立动作或操作。然而，不应将描述的次序解释为暗示这些操作必然依赖于次序。具体而言，可以不按照呈现的次序执行这些操作。能以不同于所描述的实施例的次序执行所描述的操作。在附加的实施例中，可以执行各种附加操作和/或可以省略所描述的操作。

术语“基本上”、“接近”、“近似”、“附近”以及“大约”一般指处于目标值的+/-10％内。除非以其他方式指定，否则使用用于描述共同对象的序数词“第一”、“第二”和“第三”等仅指示相同对象的不同的实例正在被引用，而不旨在暗示如此所描述的对象必须按给定的序列，无论是时域上、空间上、排名上或是任何其他方式的序列。

出于本公开的目的，短语“a和/或b”和“a或b”的意思是(a)、(b)或(a和b)。出于本公开的目的，短语“a、b和/或c”意思是(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。

说明书可使用短语“在实施例中”或“在多个实施例中”，其可各自指代相同或不同实施例中的一个或多个。此外，相对于本公开的实施例所使用的术语“包含”、“包括”、“具有”等是同义的。

如在本文中所使用，术语“电路系统”可以指代以下各项、是以下各项的一部分或包括以下各项：专用集成电路(asic)、电子电路、处理器(共享的、专用的或组)、组合逻辑电路和/或提供所描述的功能的其他合适的硬件组件。如在本文中所使用，“计算机实现的方法”可以指由以下各项执行的任何方法：一个或多个处理器、具有一个或多个处理器的计算机系统、诸如智能电话(其可以包括一个或多个处理器)的移动设备、平板计算机、膝上型计算机、机顶盒、游戏控制台等。

本文描述的是与包括金属-铁电-金属(mfm)器件的保存-恢复电路系统相关联的装置、方法和系统。保存-恢复电路系统可以耦合到交叉耦合的反相器对的位节点和/或位拔节点，以在相关联的电路块转变到睡眠模式时保存位节点和/或位拔节点的状态，并且在相关联的电路块从睡眠状态转变到活跃状态时恢复位节点和/或位拔节点的状态。保存-恢复电路系统可以在触发器电路、寄存器堆电路、和/或另一合适的类型的电路中使用。保存-恢复电路系统可包括在位节点(或位拔节点)与内部节点之间耦合的传输门、以及在内部节点与平板线之间耦合的mfm器件。在一些实施例中，保存-恢复电路系统可包括在内部节点与地之间耦合的电容性负载以作为恢复操作的一部分提供与mfm器件的电荷共享。在一些实施例中，电容性负载可以是另一mfm器件。

另外或替代地，保存-恢复电路系统可以包括在内部节点与地之间耦合的选择器器件(例如，晶体管)以在保存操作之前将内部节点初始化为接地(例如，0伏特)和/或将mfm器件初始化为逻辑0。选择器器件可另外或替代地在恢复操作之前将内部节点初始化为接地。

本文所描述的保存-恢复电路系统可以提供超越先前功率选通技术的若干优点，包括就地保存-恢复、用于在睡眠状态与活跃状态之间切换的减少的等待时间、用于在睡眠状态与活跃状态之间切换的减少的能量成本、和/或用于在睡眠状态期间保持数据的减少的待机功率。

图1图示出根据各实施例的可在保存-恢复电路系统中使用(例如，用于触发器和/或寄存器堆电路)的金属-铁电-金属(mfm)器件100的横截面图。mfm器件100可包括第一电极102和第二电极104，在第一电极102与第二电极104之间具有铁电材料106。铁电材料106可以是诸如hfzro2(hzo)的任何合适的材料。

与正常的基于电介质的电容器不同，当在存储器单元中(例如，如下文中进一步所讨论)实现时，mfm器件使用极化电荷来存储存储器状态。例如，正极化电荷或负极化电荷可分别指示逻辑1或逻辑0。为了切换mfm器件的状态，跨mfm器件(例如，在第一电极102与第二电极104之间)施加的电压必须大于(例如，对应于铁电矫顽电压的)阈值。例如，施加的电压可以比用于将mfm器件的状态从逻辑0切换到逻辑1的正阈值大，并且比用于将mfm器件的状态从逻辑1切换到逻辑0的负阈值小。

mfm器件100可使用与在先前电路中使用的“厚”铁电电容器不同的材料(例如，hzo)和过程集成。mfm器件100能以缩放的厚度(例如，小于10纳米)实现比通过厚铁电电容器可得的更大的极化密度。另外，mfm器件100能够与逻辑器件集成，因为逻辑器件使用铁电材料106的可缩放结构和相对薄的层。

图2图示出根据各实施例的mfm器件(例如，mfm器件100)的电荷-电压迟滞回路200。与正常电容器相反，即使当跨mfm器件没有电压时，mfm器件也存储极化电荷。图2中示出的电压仅仅是示例，并且缩放的mfm器件可以用比图2中所示的电压更低的电压进行切换。

为了图示出mfm器件(例如，mfm器件100)的操作，图3a-3d图示出根据各实施例的示例电压，这些示例电压可用于对包括mfm器件302的存储器单元300执行各种操作。图3a-3d中示出的电压值仅仅是示例，提供这些示例以图示出用于执行各种操作的不同节点处的电压之间的关系。一些实施例可以使用其他电压值，例如，用同一相对关系。

存储器单元300可进一步包括选择器器件(例如，晶体管)304。晶体管的源极端子可耦合至位线bl以接收位线信号，晶体管304的栅极端子可耦合至字线wl以接收字线信号，并且晶体管304的漏极端子可耦合至存储器单元300的内部节点306。mfm器件302可以具有耦合至内部节点306的一个端子和耦合至板线pl以接收板线信号的另一个端子。

图3a图示出在用于将逻辑0写入存储器单元300的写入操作期间的位线信号、字线信号和板线信号的示例电压。例如，如图所示，字线信号可以是1.5v以接通晶体管304，并且位线信号可以是0v以将0v传递到内部节点306。板线信号可以是诸如1.5v的写入0的电压。内部节点306处的电压与板线pl处的电压之间的差可以使mfm器件302存储对应于逻辑0的第一极化电荷。

图3b图示出在用于将逻辑1写入存储器单元300的写入操作期间的位线信号、字线信号和板线信号的示例电压。例如，如图所示，字线信号可以是1.5v以接通晶体管304，并且位线信号可以是1.5v以将1.5v传递到内部节点306。板线信号可以是诸如-0.3v的写入1的电压。内部节点306处的电压与板线pl处的电压之间的差可以使mfm器件302存储对应于逻辑1的第二极化电荷。

图3c图示出在用于保存存储器单元300的所存储的值的保持操作期间存储器单元300的各节点处的示例电压。如图所示，字线、位线、板线和内部节点可以全部处于0v。这与具有传统电容器的存储器单元形成对比，在使用传统电容器的存储器单元中必须将保持电压施加至存储器单元以保持所存储的值。

图3d图示出在用于读取由存储器单元300存储的逻辑值的读取操作期间字线信号和板线信号的示例电压。如图所示，电容性负载308可耦合至位线bl(例如，在位线bl与地之间)以为mfm器件302提供电荷共享。字线信号可以处于1.5v以接通晶体管304。板线信号可以处于诸如1.5v的读取电压。mfm器件302可以通过晶体管304导电地耦合至位线bl，并且可以参与与电容性负载306的电荷共享，以提供位线bl处的基于由mfm器件存储的极化电荷(并且因此基于由mfm器件存储的逻辑值)的电压。相应地，由存储器单元300存储的位的逻辑值可以基于在读取操作期间位线bl处的电压来确定。

图4图示出根据各实施例的交叉耦合电路400。在一些实施例中，交叉耦合电路400可被包括在触发器中。例如，交叉耦合电路400可以是主从触发器的从交叉耦合级。

图5图示出对于一个实施例的具有从交叉耦合级502的主从触发器电路500，该主从触发器电路500可对应于交叉耦合电路400。触发器电路500可包括输入(d)504和输出(q)506。如图5中所示的主从触发器电路500的剩余组件和功能在此将不进一步解释。

将显而易见的是，触发器电路500的其他实施例可包括不同的组件和/或拓扑结构。交叉耦合电路400可另外或替代地在如下文中进一步所描述的寄存器堆电路中使用，和/或在其中期望保存-恢复功能的另一类型的电路中使用。

交叉耦合电路400可包括在位节点404与位拔节点406之间耦合的交叉耦合的反相器402a和反相器402b的对。交叉耦合电路400可进一步包括分别耦合至位节点404和位拔节点406的保存-恢复电路系统408a和保存-恢复电路系统408b。保存-恢复电路系统408a可包括在内部节点bitnv与位节点404之间耦合的传输门，用于使得保存-恢复电路系统408a能够在触发器电路的正常操作期间(例如，当包括触发器电路的电路系统通电时)与位节点404电解耦。传输门410可以是晶体管和/或用于选择性地导电地将内部节点bitnv与位节点404耦合的另一类型的传输门。保存-恢复电路系统408a可进一步包括在板线(pl)414和内部节点bitnv之间耦合的mfm器件412。在一些实施例中，mfm器件412可对应于mfm器件100。

在各实施例中，第二mfm器件416可耦合在内部节点bitnv与地之间(例如，板线端子耦合到地)以充当电容性负载，如下文中进一步所讨论。第二mfm器件416可以是与第一mfm器件412类似的尺寸/极化。在一些实施例中，可以使用另一类型的电容性负载而不是mfm器件416。例如，可以使用常规电容器，和/或位节点404的电容可以用于电容性负载。电容性负载(例如，第二mfm器件416)具有与mfm器件412类似的电容值以提供电荷共享可以是所期望的。例如，电容性负载可具有0.2至5倍于mfm器件412的电容值的电容值。在一些实施例中，mfm器件412和mfm器件416可具有相同的结构和尺度。

在一些实施例中，保存-恢复电路系统408a可进一步包括耦合在内部节点bitnv与地之间的选择器器件(例如，晶体管)418。选择器器件418可响应于放电初始化(discinit)信号选择性地将内部节点bitnv耦合到地。

在各实施例中，保存-恢复电路系统408b可包括与保存-恢复电路系统408a类似的组件，并且可耦合至位拔节点406。例如，保存-恢复电路系统408b可包括：在位拔节点406与内部节点bitnv之间耦合的传输门420；在内部节点bitnv与板线424(该板线424可与同板线414相同的板线耦合和/或可以是同板线414相同的板线的部分以接收相同的板线信号)之间耦合的mfm器件422；在内部节点bitnv与地之间耦合的mfm器件426，用于提供电容性负载；以及在内部节点bitbnv与地之间耦合的并配置成用于响应于discinit信号选择性地将内部节点bitnv耦合到地的选择器器件(例如，晶体管)428。

针对交叉耦合电路400的保存-恢复过程将参考图6中所示的时序图600来描述。时序图600示出当数据位是逻辑0时(例如，位节点404的状态是逻辑0，并且位拔节点406的状态是逻辑1)，与交叉耦合电路400和/或触发器电路500相关联的各种信号。另外，图7图示出时序图700，该时序图700示出当数据位是逻辑1时(例如，位节点404的状态是逻辑1，并且位拔节点的状态是逻辑0)，在保存-恢复过程期间的各种信号。将显而易见的是，图6和图7中所示信号仅仅是示例，并且其他实施例可包括对图6和图7中所示信号的合适的修改以实现本文中所描述的技术。如图所示，图6和图7图示出电源轨vcc、时钟信号clk(使用恢复信号将该时钟信号clk传递到nor门，其中nor门的输出去往反相器402a的控制端)、保存-恢复(sr)信号、触发器的输入(d)、触发器的输出(o)、放电初始化信号discinit(图6和图7示出为disc.)、板线信号pl、恢复信号(res.)、位节点404处的位信号(bit)、位拔节点406处的位拔信号(bitb)、保存-恢复电路系统408a的内部节点bitnv处的电压、以及保存-恢复电路系统408b的内部节点bitbnv处的电压。

在一些实施例中，mfm器件412和mfm器件422可被初始化为逻辑0,和/或内部节点bitnv和内部节点bitbnv可被初始化接地(例如，0伏特)。这可在执行保存-恢复过程中的其他操作之前的任何时间被执行，因为它不影响触发器电路的正常操作。例如，选择器器件418和选择器器件428可以由(例如，图6中的602处的)discinit信号接通以将内部节点bitnv和内部节点bitbnv耦合至接地，并且板线414和板线424可处于(例如，图6中的604处的)写0电压以将逻辑0写入到mfm器件412和mfm器件422。

初始化之后，保存操作可被执行用于基于位节点404和/或位拔节点406的值将mfm器件412或mfm器件422之一写入逻辑1。例如，mfm器件412可耦合至位节点404(例如，通过传输门410响应于606处的sr信号)，并且mfm器件422可耦合至位拔节点406(例如，通过传输门420响应于sr信号)。pl信号可去往写1电压(例如，-0.3v)，使得位节点404或位拔节点406的逻辑电平中的无论哪个是逻辑1都将使相应的mfm器件412或mfm器件422存储逻辑1同时mfm器件412或mfm器件422中的另一个保持在逻辑0。例如，如图6中所示，内部节点bitbnv稳定为逻辑1同时内部节点bitnv稳定为逻辑0，因为位节点404为逻辑0，并且位拔节点406为逻辑1。相比之下，如图7中所示，当位节点404为逻辑1，并且位拔节点406为逻辑0时，保存操作可使内部节点bitnv稳定为逻辑1同时内部节点bitbnv稳定为逻辑0。

在各实施例中，在保存操作存储位节点404和位拔节点406的状态之后，电路可被掉电以进入睡眠模式(例如，vcc可降低至诸如0伏特的睡眠模式电压，如图6中608处所示)。在睡眠模式期间，mfm器件412和mfm器件422可差分地存储交叉耦合的反相器402a和反相器402b的状态作为极化电荷(例如，mfm器件412可存储位节点404的状态，并且mfm器件422可存储位拔节点406的状态)。

此后，电路400可从睡眠模式往回转变到活跃模式(例如，唤醒操作)。相应地，vcc可从睡眠模式电压往回转变到活跃模式电压(例如，图6中610处所示)。电路400可执行恢复操作以恢复交叉耦合的反相器402a和反相器402b的状态(例如，恢复位节点404和位拔节点406处的逻辑值)。作为恢复操作的部分，交叉耦合的反相器402a和反相器402b可以是三态的(例如，分别使用控制信号restore(恢复)和restoreb，如图6中612处所示)以禁用交叉耦合的反相器402a和反相器402b的再生反馈。当交叉耦合的反相器402a-402b是三态的时，内部节点bitnv、内部节点bitbnv、位节点404和位拔节点406可例如通过接通传输门410和传输门420(通过如图6中614处所示的sr信号)以及选择器器件418和选择器器件428(通过如图6中616处所示的discinit信号)被初始化到接地(逻辑0)。

初始化操作使电路400能够基于输入控制信号，独立于电源轨(vcc)转变(例如，如图6中所示，在电源轨转变之后)执行恢复操作。这提供了若干潜在的优点，包括使触发器电路中的保存-恢复操作能够用于除功率管理之外的目的，和/或消除对必须在主电源轨(vcc)被往回再通电之前到达的任何控制信号的需要。在其他实施例中，例如，如以下参照图8更详细地所描述，可不执行初始化操作。

在各实施例中，恢复操作可进一步包括(例如，以差分方式)读取mfm器件412和mfm器件422中的极化电荷。可响应于板线信号执行读取操作(例如，如618处所示)。在读取操作的第一部分期间，电荷共享可以在mfm器件412与mfm器件416之间发生，以基于mfm器件412的极化电荷在内部节点bitnv上提供第一电压。电荷共享也可以在mfm器件422与mfm器件426之间发生，以基于mfm器件422的极化电荷在内部节点bitbnv上提供第二电压。第一电压与第二电压之间的差可对应于由相应的mfm器件412和mfm器件422存储的逻辑值。在传输门关闭的情况下可以执行读取操作的第一部分，因此mfm器件412和mfm器件422分别不导电地耦合到位节点404和位拔节点406。

在读取操作的第二部分中，传输门410和传输门420可以随后(例如，响应于如620处所示的sr信号)接通以使得内部节点bitnv和内部节点bitbnv分别使用差分电压播种位节点404和位拔节点406。在读取操作的第三部分中，交叉耦合的反相器402a-402b的再生反馈可以随后启用(例如，通过restore信号和restoreb信号)，并且位节点404处和位拔节点406处的差分电压可以使位节点404和位拔节点406稳定到正确的逻辑值，由此恢复交叉耦合的反相器402a-402b的状态。

相应地，电路400启用用于触发器电路(例如，触发器电路500)的保存-恢复操作。电路400提供超越先前触发器电路的若干优点。例如，电路400启用就地保存-恢复、提供用于在睡眠状态与活跃状态之间切换的减少的等待时间(例如，纳秒规模相对于微秒规模)、提供用于在睡眠状态与活跃状态之间切换的减少的能量成本、和/或提供用于在睡眠状态期间保持数据的减少的待机功率。

图8图示出根据各实施例的具有保存-恢复电路系统808a-808b的另一交叉耦合电路800。在一些实施例中，可以将交叉耦合电路800并入到触发器电路500中，例如，作为交叉耦合电路400的替代。交叉耦合电路800包括与触发器电路400类似的组件，例外在于交叉耦合电路800不包括选择器器件418和选择器器件425。另外，交叉耦合的反相器802a-802b可以不是如以上参考电路400所描述的通过restore信号和restoreb信号而实现的三态的。

相应地，交叉耦合电路800在将交叉耦合的反相器802a-802b的状态存储在mfm器件812和mfm器件822中之前可以不执行初始化操作。另外，在当电路800唤醒以从睡眠状态转变到激活状态时将电源轨vcc往回斜升到正常电源电压之前，可读取由mfm器件812和mfm器件822存储的逻辑值。当电源轨vcc从睡眠模式电压向上斜升到活跃模式电压时，逻辑值可恢复到位节点804和位拔节点806。电路800可能需要从不同电源操作的控制信号，因为控制信号需要在电源轨vcc斜升之前被使用。这对于触发器电路可能带来挑战。

图9图示出根据各实施例的具有保存-恢复电路系统908a-908b的另一交叉耦合电路900。在一些实施例中，可以将交叉耦合电路900并入到触发器电路500中，例如，作为交叉耦合电路400和/或交叉耦合电路800的替代。交叉耦合电路900包括与交叉耦合电路400类型的组件，例外在于交叉耦合电路900不包括选择器器件418和选择器器件425，也不包括mfm器件416和mfm器件426来提供电容性负载。交叉耦合电路900可使用位节点904和位拔节点906的固有电容以提供相应的电容性负载，用于与mfm器件912和mfm器件922进行的电荷共享。这例如当位节点904相比mfm器件912的电容的比率在0.2:1到1:5之间时是可能的。如上文所描述，交叉耦合电路900能以其他方式类似于交叉耦合电路800进行操作。

图10图示出根据各实施例的具有保存-恢复功能的寄存器堆电路1000(下文中称为“电路1000”)。电路1000可包括rf位单元1001以及耦合到rf位单元1001的用于提供保存恢复功能的保存-恢复电路系统1016a-1016b。rf位单元1001可包括在位节点1004与位拔节点1006之间交叉耦合的第一反相器1002a和第二反相器1002b。rf位单元1001可包括写电路系统，该写电路系统包括在位节点1004与写入位线(wbl)之间耦合的晶体管1008。晶体管1008的栅极端子可耦合至写入字线(wwl)。相应地，在写入操作期间，晶体管1008可以响应于wwl以选择性地将位节点1004耦合到wbl，并因此将wbl的逻辑值写入到位节点1004。写电路系统可进一步包括在位拔节点1006与写位线拔(wblb)之间耦合的晶体管1010。晶体管1010的栅极端子可耦合到wwl。相应地，在写入操作期间，晶体管1010可以响应于wwl以选择性地将位拔节点1006耦合到wblb，并因此将wblb的逻辑值写入到位拔节点1006。

rf位单元1001可进一步包括读电路系统以读取由位节点1004和/或位拔节点1006存储的逻辑值。例如，如图10中所示，读电路系统可包括晶体管1012和晶体管1014。晶体管1014可具有耦合到读取字线(rwl)的栅极端子和耦合到读取位线(rbl)的端子。晶体管1012可在晶体管1014的另一个端子与地之间耦合，晶体管1012的栅极端子耦合到位拔节点1006。

电路1000可进一步包括耦合到位节点1004的保存-恢复电路系统1016a和/或耦合到位拔节点1006的保存-恢复电路系统1016b。保存-恢复电路系统1016a-1016b可以类似于图8中的保存-恢复电路系统808a-808b。将显而易见的是，保存-恢复电路系统1016a-1016b可以与其他类型的rf位单元一起使用，例如，与不同设计的写电路系统和/或读电路系统一起使用。

保存-恢复电路系统1016a可包括在位节点1004与内部节点bitnv之间耦合的传输门1018。mfm器件1020可在内部节点bitnv与板线1022之间耦合。另一mfm器件1024可在内部节点bitnv与地之间耦合以提供用于与mfm器件1020进行的电荷共享的电容性负载。

保存-恢复电路系统1016b可包括在位拔节点1006与内部节点bitbnv之间耦合的传输门1026。mfm器件1028可在内部节点bitbnv与板线1030之间耦合(该板线1030可以与板线1022耦合和/或配置成用于接收相同的板线信号)。另一mfm器件1032可在内部节点bitbnv与地之间耦合以提供用于与mfm器件1028进行的电荷共享的电容性负载。

图11图示出当bit的值为1时(例如，位节点1004为逻辑1，并且位拔节点为逻辑0)在由电路1000执行的保存-恢复过程期间的各种信号的波形。图12图示出当bit的值为0时(例如，位节点1004为逻辑1，并且位拔节点1006为逻辑1)在保存-恢复过程期间的各种信号的波形。保存-恢复过程对于bit的这两个值都是相同的，例外在于将相反的值写入相应的mfm器件1020和mfm器件1028。

保存-恢复过程包括：当电路1000从活跃模式(例如，正常操作)转变到睡眠模式时，保存位节点1004和位拔节点1006的状态；在电路1000处于睡眠模式时保持状态；并且当电路1000从睡眠模式往回转变跃模式时，将状态恢复到位节点1004和位拔节点1006。由电路1000执行的保存-恢复过程可与上文所述的由电路800执行的保存-恢复过程类似。即，保存-恢复电路系统1016a-1016b可能不包括在内部节点bitnv、bitbnv与地之间的选择器器件。在一些实施例中，保存-恢复电路系统1016a-1016b可以不作为恢复操作的一部分初始化内部节点bitnv和内部节点bitbnv处的电压，和/或可以不作为恢复操作的一部分初始化内部节点bitnv和内部节点bitbnv、位节点1004和/或位拔节点1006处的电压。此外，保存-恢复电路系统1016a-1016b可以使用电源轨vcc的斜升来执行恢复操作，以重新参与交叉耦合的反相器1002a和反相器1002b的再生反馈，并且基于由mfm器件1020和mfm器件1028存储的极化电荷来恢复位节点1004和位拔节点1006的状态。这允许电路优化以降低开销。尽管使用电源轨斜坡执行恢复对于支持诸如触发器中的标准单元逻辑具有挑战性，但对于在从定制设计的单元编译的寄存器堆中支持它是实用的。

在各实施例中，保存-恢复电路系统1016a-1016b在正常操作期间可(例如，通过相应的传输门1018和传输门1026)与rf位单元1001隔离。当电路1000从活跃模式(正常操作)转变到睡眠模式时，mfm器件1020和mfm器件1028可差分地存储交叉耦合的反相器1002a-1002b的状态(例如，分别为在位节点1004处和位拔节点1006处的逻辑值)。

在一些实施例中，保存操作可包括第一保存操作和第二保持操作，在第一保存操作中，基于位节点1004和位拔节点1006的状态将逻辑0写入mfm器件1020或mfm器件1028中的一个，在第二保存操作中，基于位节点1004和位拔节点1006的状态将逻辑1写入mfm器件1020或mfm器件1028中的另一个。例如，作为第一保存操作的部分，传输门1018和传输门1026可响应于sr信号而接通(图11中的1102处)以分别将mfm器件1020和mfm器件1028耦合到位节点1004和位拔节点1006。同时，板线信号可以是写0电压(例如，图11中的1104处)。相应地，基于位节点1004和/或位拔节点1006的状态，mfm1020或mfm1028中的一个被写入逻辑0(mfm1020或mfm1028中的无论哪个耦合到为逻辑0的位节点1004或位拔节点1006)。例如，如图11中所示，如果bit＝1，则耦合到位拔节点1006的mfm器件1028被写入逻辑0。如图12中所示，如果bit＝0，则耦合到位节点1004的mfm器件1020被写入逻辑0。

此后，作为第二保存操作的部分，板线信号可转变到逻辑1写入电压(例如，图11中1106处)。在一些实施例中，当板线信号从逻辑0写入电压转变到逻辑1写入电压时，可以(例如，响应于如图11中1108处所示的sr信号)关断传输门，然后当板线信号处于逻辑1写入电压时，传输门往回接通(例如，图11中的1110处)。在第二保存操作期间，基于位节点1004和/或位拔节点1006的状态，mfm器件1020或mfm器件1028中的另一个被写入逻辑1(mfm1020或mfm1028中的无论哪个耦合到为逻辑1的位节点1004或位拔节点1006)。例如，如图11中所示，如果bit＝1，则耦合到位节点1004的mfm器件1020被写入逻辑1。如图12中所示，如果bit＝0，则耦合到位拔节点1006的mfm器件1028被写入逻辑1。

在其他实施例中，可以按相反的顺序执行第一保存操作和第二保存操作。即，mfm器件1020或mfm器件1028中的一个可被写入逻辑1，并且然后mfm器件1020或mfm器件1028中的另一个可被写入逻辑0。

在位节点1004和位拔节点1006的状态已被写入相应的mfm器件1020和mfm器件1028之后，电源轨(vcc)可被掉电以进入睡眠模式电压(例如，0伏特)，如图11中1112处所示。当电路1000处于睡眠模式时，mfm器件1020和mfm器件1028可保持位单元1001的状态。

在电源轨vcc往回斜变到活跃模式电压之前，恢复操作开始以存储位节点1004和位拔节点1006的状态。可基于来自电源管理电路的、表明位单元1001将从睡眠模式转变到活跃模式的指示来发起恢复操作。

在各实施例中，恢复操作可进一步包括(例如，以差分方式)读取mfm器件1020和mfm器件1028中的极化电荷。板线信号可提供读取电压作为读取操作的部分，例如，如图11中1114处所示。在读取操作期间，电荷共享可以在mfm器件1020与mfm器件1024之间发生，以基于mfm器件1020的极化电荷在内部节点bitnv上提供第一电压。电荷共享也可以在mfm器件1028与mfm器件1032之间发生，以基于mfm器件1028的极化电荷在内部节点bitbnv上提供第二电压。第一电压和第二电压之间的差可对应于由相应的mfm器件1020和mfm器件1028存储的逻辑值。

传输门1018和传输门1026可以随后接通(例如，图11中1116处)以使得内部节点bitnv和内部节点bitbnv分别使用差分电压播种位节点1004和位拔节点1006。电源轨vcc可以随后斜升(例如，1118处)，使交叉耦合的反相器1002a-1002b的再生反馈被启用。位节点1004和位拔节点1006处的差分电压可使位节点1004和位拔节点1006稳定到正确的逻辑值，由此恢复位节点1004和位拔节点1006的状态。

图13图示出替代电路1300，该替代电路1300包括位单元1301和保存-恢复电路系统1316a-1316b。保存-恢复电路系统1316a-1316b可类似于保存-恢复电路系统1016a-1016b，例外在于保存-恢复电路系统1316a-1316b不包括mfm器件1024和mfm器件1032以提供电容性负载。电路1300可使用位节点1304和位拔节点1306的固有电容以提供相应的电容性负载用于与mfm器件1320和mfm器件1328进行的电荷共享。如上文所描述，交叉耦合电路1300能以其他方式类似于交叉耦合电路1000进行操作。

再次参考图1，本文中描述的(并且在图3、图4、图5、图8、图9、图10和图13的电路中利用的)mfm器件100可包括任何合适的材料。例如，第一电极102和/或第二电极104可包括诸如导电氧化物的一钟或多种金属。在一些实施例中，第一电极102和/或第二电极104可包括以下一者或多者：tin、tan、ta、w、ag、au、al、co、cu、石墨烯、sr、ru、la、sr、mn、nb、cr或o。在一些实施例中，第一电极102和/或第二电极104可以包括以下一者或多者：srruo3、(la，sr)coo3[lsco]、la0.5sr0.5mn1-xnixo、掺杂cu的srfe0.9nb0.1o3，或(la，sr)cro3。

铁电材料106可包括任何合适的铁电材料，诸如包括ti、hf、zr、al、nb、la、sr、或o中的一种或多种的材料。在一些实施例中，铁电材料106包括以下一者或多者：tial、掺杂nb的srtio3(sto)、掺杂la的sto、srtio、bifeo3(bfo)biteo3、batio3、hfzro2(hzo)、硅掺杂的铪、pzt、sbt、sbo、bft。在一些实施例中，mfm器件100中的铁电材料106的层厚度在40埃(a)至500a的范围内。在一些实施例中，铁电材料包括pbtio3(pto)和srtio3(sto)的超晶格。在一些实施例中，pto和sto的超晶格在2到100次范围内重复。例如，pto和sto的交替层重复2到100次。

图14图示出了各种实施例中的mfm器件1400的一个实施例的更详细的横截面图，该mfm器件1400可以对应于mfm器件100。mfm器件1400可包括第一电极(例如，顶部电极)1402、第二电极(例如，底部电极)1404以及在第一电极1402与第二电极1404之间耦合的铁电材料1406。第一电极1402、第二电极1404和铁电材料1406可以分别对应于图1中的第一电极102、第二电极104和铁电材料106。在一些实施例中，第二电极1404可包括第一部分1404a和第二部分1404b。铁电材料1406可在第一部分1404a与第二部分1404b之间。第一部分1404a和第二部分1404b可以是相同的材料和/或不同的材料(例如，如上文所述的导电氧化物)。

在各实施例中，mfm器件1400可进一步包括耦合到第一电极1402的第一接触点(例如，顶部接触点)1408和耦合到第二电极1404的第二接触点(例如，底部接触点)1410。在一些实施例中，第一接触点1408可进一步耦合到铁电材料1406和/或第二电极的第二部分1404b，如图14中所示。第二接触点1410可耦合到第二电极1404。第一接触点1408和/或第二接触点1410可包括任何合适的导体，诸如，tin、tan、n、ta、w、au、al、cu、ag、co或石墨烯中的一种或多种。

在一些实施例中，mfm器件1400的第一接触点1408可以(例如，通过通孔1414)耦合到板线1412。板线1412可以如本文描述接收板线信号，并且将板线信号传到第一接触点1408。板线1412可包括任何合适的导体，诸如，tin、tan、n、ta、w、au、al、cu、ag、co或石墨烯中的一种或多种。

绝缘体1416可以耦合到和/或围绕第二电极1404的侧表面和/或mfm器件1400的其他组件。绝缘体1416可以是电介质和/或其他合适的绝缘体。

图15图示出根据各实施例的可以采用本文描述的装置和/或方法(例如，交叉耦合电路400、触发器电路500、交叉耦合电路800、交叉耦合电路900、寄存器堆电路1000和/或寄存器堆电路1300)的示例计算设备1500。如所示，计算设备1500可以包括多个组件，诸如，一个或多个处理器1504(示出一个)和至少一个通信芯片1506。在各实施例中，一个或多个处理器1504各自可以包括一个或多个处理器核。在各个实施例中，至少一个通信芯片1506可以物理地以及电气地耦合至一个或多个处理器1504。在进一步的实现方式中，通信芯片1506可以是一个或多个处理器1504的一部分。在各实施例中，计算设备1500可包括印刷电路板(pcb)1502。对于这些实施例，可以将一个或多个处理器1504和通信芯片1506设置在该pcb1502上。在替代实施例中，可以在不采用pcb1502的情形下耦合各种组件。

取决于其应用，计算设备1500可包括可以或可以不物理地且电气地耦合至pcb1502的其他组件。这些其他组件包括但不限于：存储器控制器1505、易失性存储器(例如，动态随机存取存储器(dram)1508)、非易失性存储器(诸如，只读存储器(rom)1510)、闪存1512、存储设备1511(例如，硬盘驱动器(hdd))、i/o控制器1514、数字信号处理器(未示出)、加密处理器(未示出)、图形处理器1516、一个或多个天线1518、显示器(未示出)、触摸屏显示器1520、触摸屏控制器1522、电池1524、音频编解码器(未示出)、视频编解码器(未示出)、全球定位系统(gps)设备1528、罗盘1530、加速度计(未示出)、陀螺仪(未示出)、扬声器1532、相机1534以及大容量存储设备(诸如，硬盘驱动器、固态驱动器、紧凑盘(cd)、数字通用盘(dvd))(未示出)等。在各实施例中，处理器1504可以与其他组件一起集成在同一管芯上以形成芯片上系统(soc)。

在一些实施例中，一个或多个处理器1504、闪存1512和/或存储设备1511可以包括存储编程指令的相关联固件(未示出)，这些编程指令被配置用于使得计算设备1500响应于由一个或多个处理器1504执行这些编程指令而能够实践本文中所描述的方法的所有的或所选择的方面。在各实施例中，这些方面可以附加地或可替代地使用与一个或多个处理器1504、闪存1512或存储设备1511分开的硬件来实现。

在各实施例中，计算设备1500的一个或多个组件可以包括本文描述的交叉耦合电路400、触发器电路500、交叉耦合电路800、交叉耦合电路900、寄存器堆电路1000和/或寄存器堆电路1300。例如，交叉耦合电路400、触发器电路500、交叉耦合电路800、交叉耦合电路900、寄存器堆电路1000和/或寄存器堆电路1300可以被包括在处理器1504、通信芯片1506、i/o控制器1514、存储器控制器1505和/或计算设备1500的另一组件中。交叉耦合电路400、触发器电路500、交叉耦合电路800、交叉耦合电路900、寄存器堆电路1000和/或寄存器堆电路1300可用于：当一个或多个电路块处于睡眠状态时，存储用于集成电路的一个或多个电路块的数据；以及当这一个或多个电路块从睡眠状态转变到活跃状态时恢复数据，如本文所述。

通信芯片1506可以启用用于向计算设备1500和从计算设备1500传送数据的无线和/或有线通信。术语“无线”和其衍生词可用于描述可通过使用经调制的电磁辐射来使数据传递通过非固态介质的电路、设备、系统、方法、技术、通信信道等。尽管在一些实施例中相关联的设备可以不包含任何线，但是该术语并不暗示相关联的设备不包含任何线。通信芯片1506可以实现多种无线标准或协议中的任何标准或协议，包括但不限于ieee702.20、长期演进(lte)、lte高级(lte-a)、通用分组无线业务(gprs)、演进数据优化(ev-do)、演进高速分组接入(hspa+)、演进高速下行链路分组接入(hsdpa+)、演进高速上行链路分组接入(hsupa+)、全球移动通信系统(gsm)、用于gsm演进的增强型数据速率(edge)、码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、全球微波接入互操作性(wimax)、蓝牙、其衍生物、以及被指定为3g、4g、5g和更高世代的任何其他无线协议。计算设备1500可以包括多个通信芯片1506。例如，第一通信芯片1506可以专用于诸如wi-fi和蓝牙之类的较短距离无线通信，并且第二通信芯片1506可以专用于较长距离无线通信，诸如，gps、edge、gprs、cdma、wimax、lte、ev-do、以及其他。

在各实施例中，计算设备1500可以是膝上型计算机、上网本、笔记本、超级本、智能电话、计算平板、个人数字助理(pda)、超移动pc、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元(例如，游戏控制台或汽车娱乐单元)、数码相机、电器、便携式音乐播放器或数字录像机。在进一步的实现中，计算设备1500可以是处理数据的任何其他电子设备。

以下提供了各实施例的一些非限制性示例。

示例1是一种电路，该电路包括：在位节点与位拔节点之间交叉耦合的第一反相器和第二反相器；以及耦合到位节点的保存-恢复电路。该保存-恢复电路包括：金属-铁电-金属(mfm)器件，用于：当电路处于睡眠状态时，存储位节点的逻辑值；并且当电路从睡眠状态转变到活跃状态时，将逻辑值恢复到位节点；以及传输门，在mfm器件与位节点之间耦合，用于：当电路处于活跃状态时，将mfm器件与位节点隔离开。

示例2是如示例1所述的电路，其中mfm器件在内部节点与板线之间耦合，其中板线用于接收控制信号以控制mfm器件执行存储和恢复。

示例3是如示例2所述的电路，其中保存-恢复电路进一步包括在内部节点与地之间耦合的电容性负载。

示例4是如示例3所述的电路，其中电容性负载是另一个mfm器件。

示例5是如示例1至4中任一项所述的电路，其中保存-恢复电路进一步包括在内部节点与地之间耦合的选择器器件，用于在存储之前并且在恢复之前初始化内部节点。

示例6是如示例1至5中任一项所述的电路，其中作为将逻辑值恢复到位节点的一部分，第一反相器和第二反相器响应于相应的控制信号将是三态的。

示例7是如示例1至6中任一项所述的电路，其中保存-恢复电路是第一保存-恢复电路，其中mfm器件是第一mfm器件，并且其中电路进一步包括耦合到位拔节点的第二保存-恢复电路，该第二保存-恢复电路包括第二mfm器件，用于：当触发器电路处于睡眠状态时，存储位拔节点的逻辑值；并且当触发器电路从睡眠状态转变到活跃状态时，将逻辑值恢复到位拔节点。

示例8是如示例7所述的电路，其中，在第一存储操作期间，第一mfm器件或第二mfm器件中的一个用于基于位节点和位拔节点的状态存储相应的位节点或位拔节点的逻辑值，并且在发生在第一存储操作之前或之后的第二存储操作期间，第一mfm器件或第二mfm器件中的另一个用于基于位节点和位拔节点的状态存储相应的位节点或位拔节点的逻辑值。

示例9是如示例1至8中任一项所述的电路，其中电路被包括在触发器电路中。

示例10是如示例1至8中任一项所述的电路，其中电路被包括在寄存器堆电路中。

示例11是一种触发器电路，包括：在位节点与位拔节点之间交叉耦合的第一反相器和第二反相器；在内部节点与板线之间耦合的第一金属-铁电-金属(mfm)器件，该第一mfm器件用于：当触发器电路处于睡眠状态时，存储位节点的逻辑值；并且当触发器电路从睡眠状态转变到活跃状态时，将逻辑值恢复到位节点；在内部节点与地之间耦合的第二mfm器件，用于提供与第一mfm器件进行的电荷共享以用于恢复；以及在内部节点与位节点之间耦合的传输门，用于：当触发器电路处于活跃状态时，将第一mfm器件和第二mfm器件与位节点隔离开。

示例12是如示例11所述的触发器电路，其中板线用于接收控制信号以控制mfm器件执行存储和恢复。

示例13是如示例11或示例12中所述的触发器电路，进一步包括在内部节点与地之间耦合的选择器器件，用于在存储之前并且在恢复之前初始化内部节点。

示例14是如示例11至13中任一项所述的触发器电路，其中作为将逻辑值恢复到位节点的部分，第一反相器和第二反相器响应于相应的控制信号将是三态的。

示例15是如示例11至14中任一项所述的触发器电路，其中mfm器件和传输门被包括在耦合到位节点的第一保存-恢复电路中，并且其中触发器电路进一步包括耦合到位拔节点的第二-保存恢复电路。

示例16是一种寄存器堆电路，包括：具有位节点和位拔节点的位单元；在内部节点与板线之间耦合的第一金属-铁电-金属(mfm)器件，该第一mfm器件用于：当触发器电路处于睡眠状态时，存储位节点的逻辑值；并且当触发器电路从睡眠状态转变到活跃状态时，将逻辑值恢复到位节点；在内部节点与地之间耦合的第二mfm器件，用于：提供与第一mfm器件进行的电荷共享以用于恢复；以及在内部节点与位节点之间耦合的传输门，用于：当触发器电路处于活跃状态时，将第一mfm器件和第二mfm器件与位节点隔离开。

示例17是如示例16所述的寄存器堆电路，其中板线用于接收控制信号以控制mfm器件执行存储和恢复。

示例18是如示例16或示例17中所述的寄存器堆电路，其中第一mfm器件、第二mfm器件以及传输门被包括在耦合到位节点的第一保存-恢复电路中，并且其中触发器电路进一步包括耦合到位拔节点的第二保存-恢复电路，该第二保存-恢复电路包括第三mfm器件和第四mfm器件。

示例19是如示例18所述的寄存器堆电路，其中，在第一存储操作期间，第一mfm器件或第三mfm器件中的一个用于基于位节点和位拔节点的状态存储相应的位节点或位拔节点的逻辑值，并且在发生在第一存储操作之前或之后的第二存储操作期间，第一mfm器件或第三mfm器件中的另一个用于基于位节点和位拔节点的状态存储相应的位节点或位拔节点的逻辑值。

示例20是如示例16至19中任一项所述的寄存器堆电路，其中使用寄存器堆电路的全局电源轨执行恢复，该寄存器堆电路的全局电源轨在活跃模式期间处于活跃模式电压，并且在睡眠模式期间处于睡眠模式电压。

示例21是一种计算机系统，包括：电池；一个或多个天线；以及耦合到电池和一个或多个天线的处理器，该处理器包括：逻辑电路；功率管理电路，用于在活跃状态与睡眠状态之间切换逻辑电路；耦合到逻辑电路的电路，用于：当逻辑电路处于睡眠状态时，存储用于逻辑电路的数据；并且在逻辑电路从睡眠状态转变到活跃状态时，恢复数据。该电路包括：在位节点与位拔节点之间交叉耦合的第一反相器和第二反相器；在内部节点与板线之间耦合的第一金属-铁电-金属(mfm)器件，该第一mfm器件用于：当逻辑电路处于睡眠状态时，存储位节点的逻辑值；并且当逻辑电路从睡眠状态转变到活跃状态时，将逻辑值恢复到位节点；在内部节点与地之间耦合的第二mfm器件；以及在内部节点与位节点之间耦合的传输门，用于：当逻辑电路处于活跃状态时，将mfm器件与位节点隔离开。

示例22是如示例21所述的系统，其中保存-恢复电路进一步包括在内部节点与地之间耦合的选择器器件，用于在存储之前并且在恢复之前初始化内部节点。

示例23是如示例21或示例22中所述的系统，其中作为将逻辑值恢复到位节点的部分，第一反相器和第二反相器响应于相应的控制信号将是三态的。

示例24是如示例21至23中任一项所述的系统，其中第一mfm器件、第二mfm器件以及传输门被包括在第一保存-恢复电路中，并且其中电路进一步包括耦合到位拔节点的第二保存-恢复电路，该第二保存-恢复电路包括第三mfm器件，用于：当触发器电路处于睡眠状态时，存储位拔节点的逻辑值；并且当触发器电路从睡眠状态转变到活跃状态时，将逻辑值恢复到位拔节点。

示例25是如示例24所述的系统，其中，在第一存储操作期间，第一mfm器件或第三mfm器件中的一个用于基于位节点和位拔节点的状态存储相应的位节点或位拔节点的逻辑值，并且在发生在第一存储操作之前或之后的第二存储操作期间，第一mfm器件或第三mfm器件中的另一个用于基于位节点和位拔节点的状态存储相应的位节点或位拔节点的逻辑值。

虽然出于描述的目的已经在本文中展示和描述了某些实施例，但是本申请旨在覆盖本文中所讨论的实施例的任何修改或变体。因此，明确地旨在仅由权利要求来限定本文所描述的实施例。

在本公开记载“一个”或“第一”要素或其等效物的情况下，这种公开包括一个或多个这种要素，既不要求也不排除两个或多个这种要素。进一步地，所标识的要素的顺序指示符(例如，第一、第二或第三)用于在要素之间进行区分，并且不指示或暗示所要求或所限定数量的这种要素，也不指示这种要素的特定位置或顺序，除非另外特别声明。