测试板的制作方法

相关申请的交叉引用

本申请要求于2019年4月22日提交的申请号为10-2019-0046909的韩国专利申请的优先权，其通过引用整体并入本文。

本公开涉及一种测试衬底，更具体地，本公开涉及一种能够与存储装置垂直的组合的测试板。

背景技术：

存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括其中存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置可以分为易失性存储器装置和非易失性存储器装置。

易失性存储装置是仅在供应电力时才存储数据并且在切断电力供应时丢失所存储的数据的装置。易失性存储器装置可以包括静态随机存取存储器(sram)、动态随机存取存储器(dram)等。

非易失性存储器装置是即使在电力中断也不丢失数据的装置。非易失性存储器装置可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪速存储器等。

技术实现要素：

本公开的实施例提供了一种具有改善的可靠性的测试板。

根据本公开的实施例的测试板包括：主板、存储装置连接器、分析信号输出端子、主机连接器和第一子板。存储装置连接器位于主板的上部并且被配置为将主板和存储装置彼此垂直地组合。分析信号输出端子位于主板的上部并且被配置为输出分析信号，该分析信号用于测试存储装置或存储装置与主机之间的通信。主机连接器连接到主板的第一侧部并且被配置为将主板和主机彼此组合。第一子板可拆卸地连接到主板的第二侧部。

根据本公开的实施例的测试板包括：主板、存储装置连接器、分析信号输出端子、主机连接器以及一个或多个子板。存储装置连接器设置在主板的上部，以将主板和存储装置垂直地联接。主机连接器设置在主板的第一侧部，以将主板水平地联接到主机。分析信号输出端子设置在主板的上部，以在存储装置联接到存储装置连接器时输出向存储装置连接器传送的信号或从存储装置连接器传送的信号。一个或多个子板彼此串联联接并串联联接到主板的第二侧部。其中子板根据存储装置的形状因子(formfactor)被联接以被选择性地拆卸。

附图说明

图1是描述存储装置的示图。

图2是描述根据本公开的实施例的测试板的示图。

图3是描述图2的测试板的结构的示图。

图4是描述根据本公开的实施例的选择性分离的测试板的结构的示图。

图5是描述存储装置和测试板的组合操作的示图。

图6是连接到存储装置的测试板的立体图。

图7是连接到存储装置的测试板的侧视图。

图8是图4的分析信号输出端子的立体图。

图9是图4的分析信号输出端子的侧视图。

图10是描述图2的测试板的特性的示图。

具体实施方式

图1是描述存储装置的示图。

参照图1，存储装置50可包括存储器装置100和控制存储器装置100的操作的存储器控制器200。存储装置50是在诸如蜂窝电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏机、tv、平板pc或车载信息娱乐系统的主机300的控制下存储数据的装置。

根据作为与主机300的通信方法的主机接口，可以将存储装置50制造为各种类型的存储装置中的一个。例如，存储装置50可以被配置为诸如以下的各种类型的存储装置中的任意一种：ssd，以mmc、emmc、rs-mmc和微型-mmc形式的多媒体卡，以sd、迷你-sd和微型-sd形式的安全数字卡，通用串行总线(usb)存储装置，通用闪存(ufs)装置，个人计算机存储卡国际协会(pcmcia)卡型存储装置，外围组件互连(pci)卡型存储装置，高速pci(pci-e)卡型存储装置，紧凑型闪存(cf)卡，智能媒体卡，和记忆棒。

存储装置50可以通过各种类型的封装中的任意一种来制造。例如，存储装置50可以通过诸如以下的各种类型的封装类型中的任意一种来制造：堆叠封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和晶圆级堆叠封装(wsp)。

存储器装置100可以存储数据。存储器装置100响应于存储器控制器200的控制来操作。存储器装置100可包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。

每个存储单元可以配置为存储一个数据位的单层单元(slc)、存储两个数据位的多层单元(mlc)、存储三个数据位的三层单元(tlc)或存储四个数据位的四层单元(qlc)。

存储器单元阵列可包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可包括多个页面。在实施例中，页面可以是用于将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单位。存储块可以是用于擦除数据的单位。

在实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(ddrsdram)、低功率双倍数据速率第四代(lpddr4)sdram、图形双倍数据速率(gddr)sram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)或自旋转移力矩随机存取存储器(stt-ram)。为了描述方便，假设存储器装置100是nand闪速存储器。

存储器装置100被配置为从存储器控制器200接收命令和地址，并访问存储器单元阵列中的由地址选择的区域。也就是说，存储器装置100可以对由地址选择的区域执行作为命令的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置100可以利用数据对由地址选择的区域进行编程。在读取操作期间，存储器装置100可从由地址选择的区域中读取数据。在擦除操作期间，存储器装置100可以从由地址选择的区域擦除数据。

存储器控制器200可以控制存储装置50的全部操作。

当向存储装置50供应电力时，存储器控制器200可执行固件fw。当存储器装置100是闪速存储器装置时，存储器控制器200可以操作诸如闪速转换层(ftl)的固件，以控制主机300和存储器装置100之间的通信。

在实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(lba)，并且将逻辑块地址lba转换成物理块地址(pba)，物理块地址指示数据待被存储在存储装置100中包括的存储器单元的地址。

存储器控制器200可以控制存储器装置100，使得可以响应于来自主机300的请求来执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址。

在实施例中，存储器控制器200可以生成编程命令、地址和数据并将其传送到存储器装置100，而不管来自主机300的请求。例如，存储器控制器200可将命令、地址和数据提供给存储器装置100以执行诸如用于耗损均衡的编程操作和用于垃圾收集的编程操作的后台操作。

在实施例中，存储器控制器200可以控制至少两个存储器装置100。在这种情况下，存储器控制器200可以根据交织方案控制存储器装置100，以便提高操作性能。交织方案可以是用于至少两个存储器装置100的重叠操作时段的操作方案。

主机300可以使用诸如以下的各种通信方法中的至少一种与存储装置50通信：通用串行总线(usb)、串行at附件(sata)、串列scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci)、高速pci(pcie)、高速非易失性存储器(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、寄存式dimm(rdimm)和低负载dimm(lrdimm)。

图2是用于描述根据本公开的实施例的测试板的示图。

参照图2，测试板400可以连接在参照图1描述的主机装置300和存储装置50之间。测试板400可以用作存储装置50与主机300之间的连接的桥梁。也就是说，存储装置50和主机300通过测试板400彼此电连接。

测试板400可以包括将测试板400和主机300彼此连接的主机连接器。测试板400可以包括存储装置连接器，该存储装置连接器将测试板400和存储装置50彼此连接。在实施例中，测试板400可以通过存储装置连接器与存储装置50垂直地组合。

在实施例中，测试板400可以包括主板和多个子板。

主板可以连接到主机连接器和存储装置连接器。具体地，主机连接器可以位于主板的第一侧部。存储装置连接器可以位于主板的上部。

主板可拆卸地连接到一个子板。一个子板可拆卸地连接到另一个子板。每个子板可根据连接到测试板400的存储装置50的形状因子(物理特征)被选择性地分离。因此，测试板的400的大小可根据存储装置50的形状因子(物理特征)被可变地控制。被控制为与存储装置50具有相同形状因子的测试板400替代存储装置50被连接到主机300的连接部。在一个实施例中，每个子板的大小可以不同。在另一个实施例中，每个子板的大小可以相同。

主板和多个子板中的每个可包括接地端子。主板可通过每个板的任意一个接地端子与主机300组合。

例如，当连接到主板的第一子板与主板分离时，主板可以通过主板的接地端子与主机组合。当连接到第一子板的第二子板与第一子板分离时，主板可以通过第一子板的接地端子与主机300组合。

当接地端子与主机组合时，可以减小从分析信号输出端子输出的分析信号的噪声。例如，接地端子可以与主机组合以减少电磁干扰(emi)或射频(rf)噪声。

测试板400可以包括连接到主板的分析信号输出端子。分析信号输出端子可以位于主板的上部。分析信号输出端子可以输出用于测试存储装置或存储装置与主机之间的通信的分析信号。

分析信号可以包括在主机与存储装置之间传送的信号，主机的物理层与存储装置的物理层之间的通信信号，用于测量存储装置的功耗的信号，主机和存储装置之间的异步通信(uart)信号，用于故障分析的信号等。

分析信号输出端子可以包括分别连接到将存储装置连接器和主机连接器彼此连接的连接线的多个输出端子。分析信号输出端子可以通过多个输出端子输出通过存储装置与主机之间的连接线传送的分析信号。

即使存储装置50和主机300通过测试板400彼此连接，分析信号输出端子也可以被配置为输出处于预定目标范围内的分析信号。这类似于存储装置50和主机300直接彼此连接的情况。

图3是描述图2的测试板的结构的示图。

参照图3，测试板400可以包括主板410和第一至第三子板450a至450c。主板410可以串联连接到第一至第三子板450a至450c。连接到主板410的子板的数量不限于本实施例。

主板410的侧部和第一至第三子板450a至450c可以可拆卸地连接到另一衬底的侧部。例如，主板410可以可拆卸地连接到第一子板450a。第二子板450b可以可拆卸地连接到第一子板450a。第三子板450c可以可拆卸地连接到第二子板450b。

第一至第三子板450a至450c中的每个的尺寸可以不同。在各个实施例中，第一至第三子板450a至450c中的每个的尺寸可以相同。

每个子板450可以根据连接到主板410的存储装置的形状因子(物理特征)选择性地分离。因此，可以根据存储装置的形状因子(物理特征)来可变地控制测试板400的尺寸。

例如，当存储装置的物理特征是第一尺寸时，第一子板450a可以与主板410分离。当存储装置的物理特征是第二尺寸时，第二子板450b可以与第一子板450a分离。当存储装置的物理特征是第三尺寸时，第三子板450c可以与第二子板450b分离。当存储装置的物理特征为第四尺寸时，第一至第三子板450a至450c可以串联连接到主板410。

被控制为具有与存储装置相同的形状因子的主板410可以替代存储装置连接到主机的连接部分。

在实施例中，主板410和第一至第三子板450a至450c中的每一个可以包括接地端子gnd。主板410可以包括主接地端子gnd。第一子板450a可以包括第一接地端子gnd。第二子板450b可以包括第二接地端子gnd。第三子板450c可以包括第三接地端子gnd。

主板410可以通过主接地端子和第一至第三接地端子gnd中的任意一个接地端子与主机组合。

例如，当第一子板450a与主板410分离时，主板410可以通过主接地端子gnd与主机组合。当第二子板450b与第一子板450a分离时，主板410可以通过第一接地端子gnd与主机组合。当第三子板450c与第二子板450b分离时，主板410可以通过第二接地端子gnd与主机组合。当主板410连接到第一至第三子板450a至450c时，主板410可以通过第三接地端子gnd与主机组合。

当接地端子gnd与主机组合时，可以减小从分析信号输出端子412输出的分析信号的噪声。例如，接地端子gnd可以与主机组合以减少电磁干扰(emi)或射频(rf)噪声。

主板410可以连接到存储装置连接器411、分析信号输出端子412和主机连接器413。具体地，主机连接器413可以位于主板410的第一侧部。存储装置连接器411和分析信号输出端子412可以位于主板410的上部。

存储装置连接器411可以将主板410与参照图1描述的存储装置垂直地组合。

分析信号输出端子412可以输出用于测试存储装置以及存储装置与主机之间的通信的分析信号。

分析信号可以包括在主机与存储装置之间传送的信号，主机的物理层与存储装置的物理层之间的通信信号，用于测量存储装置的功耗的信号，主机和存储装置之间的异步通信(uart)信号，用于故障分析的信号等。

分析信号输出端子412可以包括分别连接到将存储装置连接器411和主机连接器413彼此连接的连接线的多个输出端子。分析信号输出端子可以通过多个输出端子输出通过存储装置与主机之间的连接线传送的分析信号。

输出端子可以以各种形式配置。在实施例中，输出端子可以被配置为引脚的形式。在另一实施例中，输出端子可以构造成用于插入销的孔的形式。

分析信号输出端子412可以被配置为即使存储装置通过主板410连接到主机，仍输出处于预定目标范围内的分析信号。这类似于存储装置和主机直接相互连接的情况。

目标可以是输出分析信号的特征。例如，目标可以是分析信号的电压电平、电流电平、信号强度、响应时间、频带等。分析信号输出端子可以包括用于防止分析信号的功率下降或信号损失的电路。

主机连接器413可以将参照图1描述的主机和主板410彼此组合。

图4是描述根据本公开的实施例的选择性分离的测试板的结构的示图。

参照图4，测试板400可以包括主板410和第一子板450a。

参照图3描述的主板410和子板450a至450c可以根据组合到存储装置连接器411的存储装置的物理特征而选择性地分离。组合到存储装置连接器411的存储装置的物理特征可以具有第二尺寸。因此，图4的测试板400可以是图3的测试板400中的第二子板450b与第一子板450a物理分离的测试板。也就是说，先前可拆卸地连接的第一子板450a和第二子板450b被彼此分离。

参照图3所述，测试板400的主板410可以通过连接到主板410的第一子板450a的接地端子gnd与主机组合。例如，第一子板450a的接地端子gnd和主机可以通过组合工具彼此连接。组合工具可以被不同地构造为螺钉、螺栓、螺母等。

当主板410通过第一子板450a的接地端子gnd与主机组合时，可以减小从分析信号输出端子412输出的分析信号的噪声。

图5是描述存储装置和测试板的组合操作的示图。

参照图5，存储装置连接器411可以位于测试板中包括的主板410的上部。存储装置连接器411可以具有用于接收存储装置组合部分51的配置。

存储装置50可以包括具有与存储装置连接器411相同的形状因子的存储装置组合部分51。存储装置组合部分51可以具有用于插入存储装置连接器411中的配置。

存储装置组合部分51可以垂直地插入存储装置连接器411中。存储装置50可以通过在主板410的上部的存储装置连接器411垂直于测试板组合。

在各个实施例中，存储装置连接器411可以具有用于接收存储装置组合部分51的配置。存储装置组合部分51可以具有用于插入存储装置连接器411中的配置。

图6是与存储装置组合的测试板的立体图。

参照图6，存储装置50可以与包括主板410的测试板垂直地组合。存储装置50通过存储装置连接器411与主板410组合，因此参照图3描述的从主机50传送的信号和传送到主机50的信号可以通过主板410传送。

图7是组合到存储装置的测试板的侧视图。

参照图7，存储装置连接器411可以位于主板410的上部。存储装置组合部分51可以插入到存储装置连接器411中。因此，存储装置50可以与包括主板410的测试板垂直地组合。

图8是图4的分析信号输出端子的立体图。

参照图8，分析信号输出端子412可以连接到将存储装置连接器411和主机连接器413彼此连接的多条连接线cl1至cl4。分析信号输出端子412可以包括分别连接到连接线cl1至cl4的多个输出端子。在图8中，多个输出端子可以是多个引脚pin1至pin4。输出端子可以以各种形式配置。

分析信号输出端子412可以通过多个引脚pin1至pin4输出通过连接线cl1至cl4在存储装置和主机之间传送的分析信号。例如，通过存储装置连接器411和主机连接器413之间的第一连接线cl1传送的信号可以通过第一引脚pin1输出到外部。通过存储装置连接器411和主机连接器413之间的第二连接线cl2传送的信号可以通过第二引脚pin2输出到外部。通过存储装置连接器411和主机连接器413之间的第三连接线cl3传送的信号可以通过第三引脚pin3输出到外部。通过存储装置连接器411和主机连接器413之间的第四连接线cl4传送的信号可以通过第四引脚pin4输出到外部。

即使存储装置50和主机300是通过主板410彼此连接，分析信号输出端子412也可以被配置为类似于在存储装置50和主机300彼此直接连接的情况的输出处于预定目标范围内的分析信号。

分析信号可以包括在主机与存储装置之间传送的信号，主机的物理层与存储装置的物理层之间的通信信号，用于测量存储装置的功耗的信号，主机和存储装置之间的异步通信(uart)信号，用于故障分析的信号等。

目标可以是输出分析信号的特征。例如，目标可以是分析信号的电压电平、电流电平、信号强度、响应时间、频带等。

分析信号输出端子412可以包括用于防止分析信号的功率下降或信号损失的电路。因此，即使外部装置连接到第一至第四引脚pin1至pin4并因此改变内部阻抗，分析信号输出端子412也可以输出位于目标范围内的分析信号。

图9是图4的分析信号输出端子的侧视图。

参照图9，存储装置连接器411可以位于主板410的上部。

分析信号输出端子412可以位于主板410的上部。分析信号输出端子412可以包括用于将分析信号输出到外部的输出端子。在实施例中，输出端子可以具有引脚的结构。

该引脚可以连接到连接线。连接线可以是用于在与存储装置50垂直地组合的存储装置连接器411与主机连接器413之间传送信号的路径。当参照图5描述的存储装置组合部分51插入存储装置连接器411中时，存储装置组合部分51可以与存储装置连接器411组合。

主机连接器413可以连接到主板410的侧部。

图10是描述图2的测试板的特性的示图。

参照图10，测试板400可以包括主板410、存储装置连接器411、分析信号输出端子412、主机连接器413和电源端子414。

存储装置连接器411、分析信号输出端子412和电源端子414可以位于主板410的上部。主机连接器413可以连接到主板410的第一侧部。

主机连接器413可以包括通过在主机和存储装置之间传送信号的线。接收线rx可以通过存储装置连接器411将信号从主机传送到存储装置。传输线tx可以通过存储装置连接器411将信号从存储装置传送到主机。时钟信号ref_clk可以是用于分析存储装置的操作的参考时钟。

电源端子414可以从外部接收电力vin，并输出内部电力vout，以用于存储装置的操作和分析信号输出端子的操作。

在实施例中，从外部输入的电力vin可以是3.3v。在由电源端子414输出的内部电力vout中，与输入电力vin相比可能出现大约0.2％的电压降。因此，在测试操作中，测试板400可以满足电源完整性特性。

可以将通过传输线tx传送的信号与通过接收线rx传送的信号的比率定义为散射(s)参数。插入损耗可以在信号的特定频率下以分贝(db)单位表示。例如，低损耗基板在特定频率下的插入损耗可以为-4db至-11.5db。中损耗基板在特定频率下的插入损耗可能为-12db至-19.5db。高损耗基板在特定频率下的插入损耗可能为-20db至-27.5db。

特定频率可以是8ghz。插入损耗的带宽和每个衬底的特定频率的值不限于本实施例。

在实施例中，通过存储装置连接器411连接到存储装置的测试板400在大约6ghz至8ghz的范围内可以具有大约-6db至-10db的插入损耗。

在各个实施例中，测试板400在大约7.5ghz可以具有大约-6db的插入损耗。因此，测试板400是低损耗板，并且可以满足信号完整性特性。

时域反射计(tdr)可以指示从通过其传送信号的传输线反射/响应的阻抗值。当考虑tdr时，存储装置、存储装置连接器411和测试板400的tdr可以具有大约80欧姆至85欧姆。测试板400和存储装置连接器411的tdr的值不限于本实施例。