用于多库和多泵刷新操作的设备和方法与流程

背景技术：

本公开通常涉及半导体装置，且更具体地说，涉及半导体存储器装置。具体来说，本公开涉及易失性存储器，例如动态随机存取存储器(dram)。易失性存储器需要周期性刷新存储器中的数据以保存数据。刷新操作可以包含多个泵，其中用每个泵刷新存储器阵列中的一或多行。随着存储器操作速度的增加，为存储器刷新操作提供多泵刷新命令和相关联的刷新地址可能变得更加困难。

技术实现要素：

本文所述的方法和设备可允许在与存储器库相关联的库逻辑电路处本地生成至少一个刷新地址和/或行锤刷新地址。本地生成的地址可允许在完成刷新操作之前在全局行地址总线上提供用于其它存储器存取命令的存储器地址。这可以减少存储器存取操作之间所需的时间。

根据本公开的实例，一种设备可包含：全局行地址总线，其被配置成可操作地传送与刷新命令相关联的刷新地址；以及多个存储器库，其每一个耦合到所述全局行地址总线。所述多个存储器库中的每一存储器库可包括库逻辑电路，其被配置成在激活时临时锁存所述刷新地址以提供锁存的刷新地址，且更新所述锁存的刷新地址以提供更新的刷新地址。所述多个存储器库中的每一存储器库可包括存储器阵列和耦合在所述库逻辑电路与所述存储器阵列之间的行地址解码器。

根据本公开的实例，一种设备可包含多个存储器库，其中所述多个存储器库中的每一存储器库包括库逻辑电路，所述库逻辑电路在激活时被配置成锁存来自全局行地址总线的刷新地址以提供锁存的刷新地址，且更新所述锁存的刷新地址以提供更新的刷新地址。每个存储器库可以包含存储器阵列和耦合在所述库逻辑电路与所述存储器阵列之间的行地址解码器。所述设备可包含耦合到所述多个存储器库的命令解码器，所述命令解码器响应于刷新命令被配置成提供第一控制信号以激活所述库逻辑电路，提供第二控制信号以指示刷新操作的泵，且提供第三控制信号以指示所述刷新操作的模式。

根据本公开的实例，一种设备可包含：全局行地址总线，其被配置成可操作地传送与刷新命令相关联的刷新地址；多个存储器库，其中所述多个存储器库中的每一存储器库包括库逻辑电路，所述库逻辑电路包括包含多个锁存器电路的地址锁存器；行地址锁存器控制逻辑电路，其在激活时被配置成：提供第一控制信号以致使所述地址锁存器临时锁存所述刷新地址以提供锁存的刷新地址，且提供第二控制信号以致使所述地址锁存器改变所述多个锁存器电路中的至少一个的状态以提供更新的刷新地址；存储器阵列和耦合在所述库逻辑电路与所述存储器阵列之间的行地址解码器，所述行地址解码器被配置成激活由所述锁存的刷新地址指定的所述存储器阵列的第一字线和由所述更新的刷新地址指定的所述存储器阵列的第二字线。

附图说明

图1是根据本公开的实施例的半导体装置的示意性框图。

图2a是根据本公开的实施例的每库刷新命令的操作序列的示意图。

图2b是根据本公开的实施例的每库刷新命令的操作序列的另一示意图。

图3是根据本公开的实施例的双泵存储器刷新操作的时序图。

图4是根据本公开的实施例的双泵存储器刷新和行锤刷新操作的时序图。

图5是根据本公开的实施例的双泵行锤刷新操作的时序图。

图6是根据本公开的实施例的刷新命令和激活命令的操作序列的示意图。

图7是根据本公开的实施例的图6所示的刷新命令和激活命令的时序图。

图8a是根据本公开的实施例的所有库刷新命令的操作序列的示意图。

图8b是根据本公开的实施例的所有库刷新命令的操作序列的另一示意图。

图9是根据本公开的实施例的所有库刷新命令的时序图。

具体实施方式

某些实施例的以下描述本质上仅是示范性的，并且决不旨在限制本公开或其应用或使用的范围。在本系统和方法的实施例的以下详细描述中，参考形成本系统和方法的一部分的附图，并且附图通过图示示出了其中可以实践所描述的系统和方法的特定实施例。对这些实施例进行充分详细地描述，以使所属领域的技术人员能够实践当前公开的系统和方法，且应了解，可利用其它实施例，且可在不脱离本公开的精神和范围的情况下作出结构和逻辑改变。此外，为了清楚起见，当某些特征的详细描述对于本领域技术人员来说是显而易见的时，将不对其进行论述，以免模糊本公开的实施例的描述。因此，以下详细描述不应被视为具有限制意义，且本公开的范围仅由所附权利要求书界定。

诸如dram装置的存储器装置可以包含多个存储器库，每个存储器库包含一或多个存储器阵列。在存储器操作(例如，读取、写入、刷新)期间，可将一或多个存储器地址提供到存储器库，以指示待激活的存储器阵列的行和/或列。存储器地址可以通过地址总线提供。为了避免晶粒尺寸增加，行地址总线通常由存储器装置中的所有存储器库共享。此共享行地址总线可称为全局行地址总线。

对于典型(例如，常规)存储器刷新操作，在提供刷新命令时，通过全局行地址总线将行地址发送到一或多个存储器库以用于每库刷新操作(refpb)，或通过全局地址总线将行地址发送到所有库以用于所有库刷新操作(refab)。一旦已提供刷新地址，可在全局行地址总线上提供用于后续存储器命令(例如，激活命令)的地址。然而，对于多泵刷新操作，在全局行地址总线上为刷新操作的每个泵提供一或多个行地址。在全局行地址总线上提供附加地址可能需要存储器命令之间的附加延迟，以避免在全局行地址总线上出现冲突的行地址数据。存储器命令之间的此附加延迟可降低存储器装置的性能。

图1是根据本公开的实施例的半导体装置100的示意性框图。半导体装置100可包含命令地址输入(ca)102、命令解码器104、行地址锁存器106、刷新计数器108、第一多路复用器(mux1)110、温度传感器112、全局行地址总线113以及多个存储器库(bank0-7)。虽然半导体装置100包含八个存储器库，但应了解，半导体装置100可包含任何数目的存储器库(例如，四个、十六个、三十二个等)。为了清楚起见，在图1中仅示出了bank0和bank7。每个存储器库bank0-7可以包含库逻辑电路114。如本文中所描述，库逻辑电路114可允许在刷新操作期间在存储器库bank0-7处本地生成一或多个行地址。库逻辑电路114可包含行锤刷新地址生成器电路(rhradd_gen)116、刷新进度逻辑(ref)电路118、行地址锁存器控制逻辑(ralatctrl)电路120、第二多路复用器(mux2)122和地址锁存器124。每个存储器库bank0-7可包含行地址解码器126和存储器阵列128。在一些实施例中，每一存储器阵列128可包含组织成行(例如，字线)和列(例如，位线)的多个存储器单元(未示出)。

ca102可以接收由装置100外部的装置(例如存储器控制器)提供的命令和与存储器命令(例如存储器刷新命令)相关联的存储器地址。存储器地址可包含行地址、列地址和/或存储器库地址。ca102可以向命令解码器104提供(例如，可操作地传送)命令和至少一个存储器库地址。命令解码器104还可从温度传感器112接收温度信号(temp)。温度传感器112可感测半导体装置100的操作温度以产生temp信号。temp信号可采取与高温相关联的第一逻辑状态(例如，高，“1”)且可采取与低温相关联的第二逻辑状态(例如，低，“0”)。在一些实施例中，temp信号可以采取三种或三种以上状态以将操作温度划分为三个或三个以上范围。至少部分地基于存储器命令、存储器库地址和temp信号，命令解码器104可产生多个内部控制信号，包含sample0-7、rfsh、rrastd0-7、draterhr和ref，如下文将更详细描述。

行地址锁存器106可以从ca102接收行地址。行地址锁存器106可锁存与存储器命令(例如，激活命令、读取命令、写入命令)相关联的行地址，并且提供锁存的行地址作为输出信号rr。

刷新计数器108可生成指定待刷新的行地址的刷新地址。每当对行地址完成刷新操作时，可更新刷新计数器以生成将在下一刷新操作期间使用的更新的行地址。可以提供刷新地址作为输出信号cbra。

mux1110可接收来自行地址锁存器106的rr和来自刷新计数器108的cbra。mux1110可响应于来自命令解码器104的ref信号而输出rr或cbra。当命令解码器对刷新命令进行解码时，ref信号采取第一状态(例如，高，“1”)以致使mux1110选择并输出cbra。当命令解码器104对非刷新命令(例如，激活命令、读取命令、写入命令)进行解码时，ref信号采取第二状态(例如，低“0”)以致使mux1110选择并输出rr。mux1110的输出可以作为全局行地址gra[16:0]提供给全局行地址总线。如由[16:0]符号所示，在本公开的一些实施例中，gra可以是十七(17)位地址。每个存储体bank0-7可以耦合到全局行地址总线113。库逻辑电路114可以从全局行地址总线113接收gra。

gra可以被提供给rhradd_gen116。rhradd_gen116生成指定将由于“行锤效应”而刷新的字线的行锤刷新地址rhra[16:0]。通过以连续方式反复激活相同字线(即，通过存取相同行地址)来引起行锤效应。重复存取的字线可被称为“攻击字线”。物理上直接邻近攻击字线的字线(例如，攻击字线可夹在两个邻近字线之间)可受攻击线的重复激活/存取影响。这些邻近字线可被称为“牺牲字线”。以连续方式重复激活/存取攻击字线可导致存储在牺牲字线的存储器单元中的数据劣化。牺牲字线可能需要除针对正常存储器操作执行的常规刷新操作之外的刷新操作以防止数据丢失。在正常刷新操作周期之外的这些附加刷新操作可以被称为行锤刷新操作。行锤刷新地址rhra可指定将在行锤刷新操作期间刷新的一或多个牺牲字线的行地址。也就是说，rhradd_gen116可在行锤刷新操作期间生成用于输出rhra的多个行地址。例如，rhradd_gen116可以为刷新操作的每个泵输出不同的行地址。

dram的增加的密度已经导致每个存储器单元在物理上更小，导致存储更小的电荷、更低的操作噪声容限、存储器单元之间的电磁相互作用的增加的速率以及更大的数据丢失的可能性。行锤效应可进一步使存储在存储器单元中的数据劣化，所述存储器单元耦合到直接邻近牺牲字线的两个字线。也就是说，攻击字线和两个牺牲字线可夹在其它两个字线之间。这些附加字线可被称为“次级牺牲字线”，且直接邻近攻击字线的字线可被称为“初级牺牲字线”。在一些实施例中，除了指定至少一个初级牺牲字线的行地址之外，rhra还可以包含指定至少一个次级牺牲字线的行地址。

仍参考图1，命令解码器104可向每一存储器库bank0-7的对应rhradd_gen116提供控制信号sample0-7。例如，bank0的rhradd_gen116将接收sample0，bank1的rhradd_gen116将接收sample1，等等。bank0-7中的每一个的rhradd_gen116耦合到全局行地址总线113。每一库bank0-7的rhradd_gen116可响应于命令解码器104所提供的sample0-7信号中的对应一个的活动状态的断言而对全局行地址总线113进行取样。可基于非刷新存储器命令(例如，激活命令、读取命令、写入命令)来断言sample0-7信号中的每一个，所述非刷新命令用于存取存储器库bank0-7中的对应一个的存储器阵列128。换句话说，非刷新存储器命令可指示攻击字线上的行锤操作，且可能需要初级和/或次级牺牲字线上的附加刷新操作。至少部分地基于对来自全局行地址总线113的地址进行取样，rhradd_gen116可提供rhra作为输出，如上文所论述，所述输出可为与一或多个牺牲字线相关联的地址。

命令解码器104可以向每个存储器库bank0-7的ref电路118提供控制信号rfsh。命令解码器104还可以向每个存储器库bank0-7的对应ref电路118提供控制信号rrastd0-7。例如，bank0的ref电路118将接收rrastd0，bank1的ref电路118将接收rrastd1，等等。在一些实施例中，响应于命令解码器104解码刷新命令，可在单触发脉冲中断言(例如，转变到活动状态)rfsh信号。也就是说，rfsh信号可在有限时间(例如，一个时钟周期、两个时钟周期)内转变到活动状态。响应于活动rfsh信号，ref电路118可检查对应rrastd信号(例如，bank0的rrastd0)的状态。如果rrastd信号是活动状态(例如，高，“1”)，则ref电路118将输出控制信号rfship转变到活动状态(例如，高，“1”)。在单个刷新操作期间，指令解码器104可以多次将rrastd信号转变到活动状态。命令解码器104将rrastd信号转变到活动状态的次数可以由包含在刷新操作中的泵的数目来确定。在刷新操作期间可以执行任意数目的泵(例如，两个、三个、四个等)。泵的数目可以由刷新命令指示，或者可以在装置100中预先设置。

ralatctrl电路120可以由ref电路118提供的活动rfship信号激活。在激活时，ralatctrl电路120可以提供控制信号sela/selb、r2ndpump和ralatch。各种控制信号的状态可以至少部分地基于由命令解码器104提供给存储器库的对应rrastd信号(例如，用于bank1的rrastd1)。ralatctrl电路120的各种控制信号的状态可以进一步至少部分地基于由命令解码器104提供的draterhr信号。draterhr信号可以被提供给所有存储器库bank0-7。draterhr信号可以基于在刷新操作的每个泵期间是执行常规刷新操作(cbrr)还是执行行锤刷新操作(rhr)。如将参考图2a和2b更详细地解释的，包含多个泵的单个刷新操作可基于刷新计数器108刷新对应于常规刷新操作(cbrr)的每个泵上的字线，基于rhradd_gen116刷新对应于行锤刷新操作(rhr)的每个泵上的字线，或者一些泵可以是常规刷新操作的一部分，而其它泵可以是行锤刷新操作的一部分。

mux2122可在输入a处从全局行地址总线113接收刷新地址gra且在输入b处从rhradd_gen116接收行锤刷新地址rhra。mux2122可以从ralatctrl电路120接收控制信号sela/selb。在一些实施例中，mux2122可在sela/selb处于高状态时输出gra，而在sela/selb处于低状态时输出rhra。sela/selb的状态可以至少部分地基于由命令解码器104提供给ralatctrl电路120的draterhr信号的状态。当draterhr是第一状态(例如，高)时，sela/selb可被设置为低状态以选择rhra用于行锤刷新操作。当draterhr处于第二状态(例如，低)时，sela/selb可被设置为高状态以选择gra来执行典型的刷新操作。

地址锁存器124可以从mux2122接收地址(gra或rhra)。地址锁存器124可以响应于从ralatctrl电路120接收的活动ralatch控制信号而临时锁存地址。地址锁存器124包含十七(17)个锁存器电路x0-16(例如，位)。地址锁存器124的第十四(第14)锁存器电路(x13)(更有效位)的状态由ralatctrl电路120提供的控制信号r2ndpump确定。

当刷新地址gra被锁存时，地址电路x13可以具有初始状态(例如，x13＝0)。在刷新操作的第一泵期间，将由地址锁存器124锁存的初始地址提供到行地址解码器126，且可刷新与初始地址相关联的行。在完成第一泵之后，rrastd信号可以转变到指示第二泵的状态，如前所述。响应于第二泵的指示，r2ndpump信号可由ralatctrl电路120在单触发脉冲中断言(例如，转变到活动状态)。也就是说，r2ndpump信号可在有限时间(例如，一个时钟周期、两个时钟周期)内转变到活动状态。响应于活动r2ndpump信号，地址锁存器电路x13可转变到第二状态(例如，x13＝1)。地址锁存器124中的新地址被提供给行地址解码器126，并且在第二泵期间刷新与新地址相关联的行。

如本文所述，通过r2ndpump信号改变地址锁存器电路x13以更新锁存的地址可允许库逻辑电路114在刷新操作的后续泵期间本地生成第二行地址以进行刷新。因此，不需要在全局行地址总线113上提供用于附加泵的刷新地址。尽管图1中所示的实例包含用于本地生成一个行地址的逻辑，但库逻辑电路114可包含用于例如在刷新操作期间执行两个以上泵时本地生成多个行地址的逻辑。举例来说，地址锁存器124的两个或两个以上地址锁存器电路可具有基于来自ralatctrl的控制信号(例如，x13和x14)的状态。

或者，代替向地址锁存器124的锁存器电路(例如，x13)提供r2ndpump信号，可以从x13锁存器电路导出非反相信号和反相信号。可以为刷新操作的第一泵提供非反相信号，并且可以响应于刷新操作的第二泵的r2ndpump信号而输出反相信号来代替非反相信号。

将参考以下附图进一步描述装置100的操作。虽然图2至5所示的序列和时序图是针对存储器库bank0的，但是在一些实施例中，装置100的所有存储器库可以与bank0起相同的作用。

图2a和2b是根据本公开的实施例的每库刷新命令的操作序列200a和200b的示意图。在所示实例中，每一刷新操作包含两个泵(例如，刷新与两个行地址相关联的字线)。然而，刷新操作可以包含任何数目的泵(例如，一个、三个、四个)。包含多个泵的单个刷新操作可基于刷新计数器108刷新对应于常规刷新操作(cbrr)的每个泵上的字线，基于rhradd_gen116刷新对应于行锤刷新操作(rhr)的每个泵上的字线，或者一些泵可以是常规刷新操作的一部分，而其它泵可以是行锤刷新操作的一部分。因此，具有多个泵的刷新操作可以包含刷新操作的组合。当刷新操作包含两个泵时，刷新操作可包含三种组合：cbrr-cbrr202模式、cbrr-rhr204模式和rhr-rhr206模式。在一些实施例中，三种模式的操作顺序模式可以取决于操作温度。

对于cbrr-cbrr202模式，基于在全局行地址总线113上提供的地址或基于其寻址的地址对每个泵执行常规刷新操作。对于cbrr-rhr204模式，对第一泵执行基于在全局行地址总线113上提供的地址的常规刷新操作，且可对第二泵执行基于由rhradd_gen116提供的地址的行锤刷新操作。对于rhr-rhr206模式，可对刷新操作的每一泵执行基于由rhradd_gen116提供的地址的行锤刷新操作。

例如，当由温度传感器112提供的temp信号采取第一状态以指示操作温度为高时，刷新操作序列模式可以如图2a所示。在一些应用中，可能有利的是在较高温度下有利于刷新数据，因为存储器单元中的数据可能在较高温度下以较快的速率降级。响应于具有第一状态的temp信号，接收到第一每库刷新(refpb)命令#h1-h7，可分别执行cbrr-cbrr模式、cbrr-cbrr模式、cbrr-cbrr模式、cbrr-cbrr模式、cbrr-cbrr模式、cbrr-rhr模式和cbrr-cbrr模式中的刷新操作。只要temp信号处于第一状态，就可以针对随后的refpb命令重复操作序列200a。

当temp信号采取第二状态以指示操作温度为低时，可以执行如图2b所示的操作序列模式200b。在较低温度下，可能是有利的是有利于抵消行锤效应的刷新操作，因为在较低温度下，行锤效应可能对数据完整性造成比在其它温度下典型dram数据降级更大的风险。响应于refpb命令#l1-l7的接收，可以分别执行cbrr-cbrr模式、rhr-rhr模式、cbrr-rhr模式、cbrr-rhr模式和cbrr-cbrr模式中的刷新操作。只要temp信号处于第二状态，就可以针对随后的refpb命令重复此操作序列模式。

序列200a和200b仅出于实例目的提供。应当注意，可以根据需要设置任何其它序列模式。例如，在高操作温度(或另一温度)期间的序列可以是cbrr-cbrr、cbrr-rhr、cbrr-cbrr、cbrr-cbrr、cbrr-cbrr、cbrr-cbrr、cbrr-cbrr。此外，如先前所提及，temp信号可具有指示附加操作温度范围的两个以上状态。可响应于temp信号的附加状态而提供附加刷新操作序列。

或者，代替依赖于温度，操作序列200a和200b可以通过熔丝选择来改变。在这些实施例中，可以提供熔丝电路来代替温度传感器。当熔丝电路向命令解码器(例如，命令解码器104)提供具有第一状态的控制信号时，可以执行如图2a所示的序列模式。当来自熔丝电路的控制信号具有第二状态时，可以执行如图2b所示的序列模式。在一些实施例中，可在存储器中对两个以上序列进行编程，且可使用两个或两个以上熔丝来选择所需序列。

图3是根据本公开的实施例的双泵存储器刷新操作的时序图300。在一些实施例中，时序图300可以反映装置100在cbrr-cbrr模式202刷新操作期间的操作。对于cbrr-cbrr202模式，基于在全局行地址总线113上提供的地址或基于其寻址的地址对每个泵执行常规刷新操作。

在t0时或之后，可在命令解码器104处接收指示bank0的刷新操作的每库刷新命令(refpb)。在t1时或之后，响应于接收到refpb命令，命令解码器104所提供的ref信号可转变到活动(例如，高)状态。响应于活动ref信号，由刷新计数器108生成的刷新行地址(cbra-1(x13＝0))可由mux1110输出且作为gra[16:0]提供到全局行地址总线113。

进一步响应于refpb命令，命令解码器104可在t2时或之后将rfsh信号和rrastd0信号转变到活动(例如，高)状态。对于常规刷新操作，draterhr信号可保持在非活动(例如，低)状态。响应于活动rfsh和rrastd0信号，ref电路118将rfship0信号切换到活动(例如，高)状态以在t3时或之后激活ralatctrl电路120。响应于激活信号，ralatctrl电路120在t4时或之后将ralatch0信号转变到活动(例如，高)状态。同时，sela/selb信号保持在高电平，使mux2122从全局地址总线输出行地址cbra-1(x13＝0)。响应于活动ralatch0信号，地址锁存器124锁存行地址cbra-1(x13＝0)和从地址锁存器124传送到行地址解码器126的行地址(ra0[16:0])，以激活由该地址指定的字线，用于在存储器阵列128中刷新。

当在cbra-1(x13＝0)上完成第一泵刷新时，命令解码器104在t5时或之后再次将rrastd0信号转变到活动状态以指示第二泵。响应于第二活动rrastd0信号，ralatctrl电路120在t6时或之后断言活动r2ndpump0信号。将活动r2ndpump0信号供应到地址锁存器的x13锁存器电路的预设端子以在t7时或之后将其逻辑状态从初始状态(例如，低，“0”)改变为第二状态(例如，高，“1”)。地址锁存器124的输出ra0从cbra-1(x13＝0)转变到cbra-1'(x13＝1)。响应于r2ndpump0信号而生成的新行地址被提供给行地址解码器126，以激活由cbra-1'x13＝1指定的存储器阵列128的字线，用于在刷新操作的第二泵期间进行刷新。

图4是根据本公开的实施例的双泵存储器刷新和行锤刷新操作的时序图400。即，在第一泵期间执行常规刷新操作，并且在第二泵期间执行行锤刷新操作。在一些实施例中，时序图400可以反映装置100在cbrr-rhr模式204刷新操作期间的操作。对于cbrr-rhr204模式，对第一泵执行基于在全局行地址总线113上提供的地址的常规刷新操作，且可对第二泵执行基于由rhradd_gen116提供的地址的行锤刷新操作。

在cbrr-rhr模式中，从t0开始，在刷新操作的第一泵期间提供的信号与在刷新操作的第一泵期间提供的信号相同，如图3的时序图300所示。然而，装置100的信号和操作对于第二泵是不同的。在t1之后，命令解码器104在将rrastd0信号转变到活动状态以指示t2时或之后的第二泵之前将draterhr信号转变到活动状态以指示行锤刷新。响应于活动draterhr信号，sela/selb信号由ralatctrl电路120转变到低状态。低sela/selb信号使mux2122输出从rhradd_gen116接收的行锤刷新地址rhra-1。在t3时或之后再次断言活动ralatch0信号，以使地址锁存器124锁存rhra-1并将行锤式刷新地址作为ra0输出到行解码器126，以激活存储器阵列128的对应字线来执行行锤刷新操作。在cbrr-rhr模式刷新操作中，未断言活动r2ndpump0信号。因此，第一行地址由全局地址总线113提供且第二行地址由rhradd_gen116在本地提供。

图5是根据本公开的实施例的双泵行锤刷新操作的时序图500。在一些实施例中，时序图500可以反映装置100在rhr-rhr模式206刷新操作期间的操作。对于rhr-rhr206模式，可对刷新操作的每一泵执行基于由rhradd_gen116提供的地址的行锤刷新操作。

在rhr-rhr模式中，响应于在t0时或之后接收到的每库刷新命令(refpb)，命令解码器104在t1时或之后将draterhr信号以及rrastd0信号转变到活动(例如，高)状态以用于刷新操作的第一泵。响应于活动draterhr信号，ralatctrl电路120在第一活动rrastd0信号期间将sela/selb信号转变到低逻辑状态。作为低sela/selb信号的结果，尽管由刷新地址计数器108在全局行地址总线113上提供刷新地址(cbra-3(x13＝0))，但是不执行基于cbra-3(x13＝0)的刷新操作。相反，响应于低sela/selb信号，mux2122将来自rhradd_gen116的行锤刷新地址(rhra-2)提供到地址锁存器124以提供到行解码器126以用于对与rhra-2相关联的字线执行刷新操作。

再次，对于第二泵，在t2时或之后，命令解码器104将draterhr和rrastd0信号转变到活动状态。响应于活动draterhr信号，sela/selb转变到低状态，且mux2122将行锤刷新地址(rhra-2)从rhradd_gen116提供到地址锁存器124。地址锁存器124向行解码器126提供rhra-3，用于对与rhra-3相关联的字线执行刷新操作。在一些实施例中，rhra-2可以是对应于第一初级牺牲字线的地址，而rhra-3可以是对应于第二初级牺牲字线的地址。在一些实施例中，rhra-2可以是对应于第一次级牺牲字线的地址，而rhra-3可以是对应于第二次级牺牲字线的地址。在一些实施例中，可由rhradd_gen116至少部分地基于在非刷新存储器命令期间从全局行地址总线113取样的行地址来生成行锤刷新地址rhra-2和rhra-3。

如先前所论述，尽管在存储器库之间共享全局行地址总线节省了存储器装置的裸片上的空间，但可能需要增加存储器命令之间的延迟以避免在全局行地址总线上具有冲突的行地址。然而，因为库逻辑电路114在存储器库bank0-7处本地生成至少一个刷新地址和/或行锤刷新地址，所以装置100不需要在向全局行地址总线113提供与后续存储器命令相关联的行地址之前等待存储器库完成刷新操作。

图6是根据本公开的实施例的刷新命令和激活命令的示意性操作序列600。如序列600中所示，由装置100接收指示存储器库bank0的每库刷新命令(refpb)。响应于刷新命令，存储器库bank0执行双泵刷新操作(cbrr-cbrr)。尽管在图6的实例中示出了双泵刷新操作，但是可以执行具有任意数目的泵的刷新操作。此外，尽管示出了cbrr-cbrr模式刷新操作，但是可以执行任何模式刷新操作。在接收到刷新命令之后，但在完成存储器库bank0的刷新操作之前，由存储器装置接收指示存储器库bank7的激活命令(act)。与激活命令相关联的行地址可以在存储器库bank0的刷新操作期间被提供给全局行地址总线113上的存储器库bank7，因为存储器库bank0不需要从全局行地址总线113接收附加刷新地址。响应于激活命令，存储器库bank7执行激活操作，而存储器库bank0继续执行刷新操作。因此，可以减少存储器命令之间的延迟。

图7是根据本公开的实施例的图6所示的刷新命令和激活命令的时序图700。在t0时或之后，由命令解码器104接收指示存储器库bank0的每库刷新命令(refpb)。响应于刷新命令，命令解码器104在t1时或之后将ref信号转变到高状态。响应于高ref信号，mux1110将刷新地址cbra-4(x13＝0)从刷新计数器108输出到全局行地址总线113(gra)上。进一步响应于接收到refpb，命令解码器104可在t2时或之后向存储器库bank0提供活动rfsh和rrast0信号。因为这是正常的刷新操作，所以draterhr可以保持为低。响应于活动rfsh和rrastd0信号，ref电路118可以经由活动rfship0激活ralatctrl电路120。一旦被激活，存储器库bank0的ralatctrl电路120可以将ralatch0转变到活动状态。ralatctrl电路120可向mux2122提供低sela/selb0信号，使得地址锁存器124将锁存cbra-4。可将刷新地址cbra-4从地址锁存器124提供到行解码器126，且可在刷新操作的第一泵期间刷新与地址相关联的字线。

在t3时或之后，由命令解码器104接收指示存储器库bank7的激活命令(act)。响应于act命令，命令解码器104可以将ref信号转换到非活动状态。响应于非活动ref信号，mux1110可在t5时或之后将由行地址锁存器106提供的行地址rr提供到全局行地址总线113。尽管图7中未示出，但存储器库bank7可从命令解码器104接收非活动rfsh、rrastd7和draterhr信号。响应于非活动控制信号，存储器库bank7的ralatctrl电路120可以提供活动ralatch7信号和高sela/selb7信号，使得地址锁存器124从全局存储器总线113锁存act地址。存储器库bank7还可以接收活动sample7信号，使得存储器库bank7的rhradd_gen116在t6时或之后从全局地址线对act地址进行取样。act地址可由地址锁存器124提供到行解码器126，且可对与act地址相关联的字线执行激活操作。

返回到存储器库bank0，命令解码器104再次将rrastd0转变到活动状态，指示在t4时或之后的刷新操作中的第二泵。例如，在一些实施例中，这可以在接收到激活命令之后发生。响应于活动rrastd0信号，ralatctrl电路120可在t5时或之后向地址锁存器124提供活动r2ndpump0信号。活动r2ndpump0信号改变地址锁存器124的第14个锁存器电路(x13)以生成更新的刷新地址：cbra-4'(x13＝1)。将更新的刷新地址提供到行解码器126，且在t6时或之后的刷新操作的第二泵期间刷新与所述地址相关联的字线。

如时序图700中所示，与用于存储器库bank7的act命令相关联的act地址可转移到全局行地址总线113上，因为用于刷新操作的第二cbrr泵的cbra-4'(x13＝1)由库逻辑电路114产生，而不使用全局行地址总线113上的任何行地址。因此，在全局行地址总线113上不发生cbra与act地址之间的冲突。尽管图7的实例展示cbrr-cbrr模式双泵刷新操作，但对于其它刷新操作模式(例如cbrr-rhr模式或rhr-rhr模式)，存储器命令与刷新命令之间也可能不存在冲突。

图8a和8b是根据本公开的实施例的所有库刷新命令的操作序列800a和800b的示意图。图8a示出了响应于用于高操作温度的多个刷新命令的刷新操作的序列800a，类似于图2a所示的序列。图8b示出了响应于用于低操作温度的多个刷新命令的刷新操作的序列800b，类似于图2b所示的序列。图8a和8b的刷新命令可为所有库刷新命令(refab)。这里参考每库刷新命令描述的更新的刷新地址的生成可以应用于所有库刷新命令。每个存储器库bank0-7可以以参考图1至5所述的类似方式操作。

在一些应用中，响应于所有库刷新命令而刷新所有存储器库bank0-7可导致装置100消耗大量电流。这种电流消耗在一些应用中可能是不合需要的。为了减少电流消耗，可以以时分方式执行存储器库bank0-7的刷新操作。即，存储器库bank0-7的刷新操作可以如图8a和8b所示在时间上交错。在一些实施例中，可以以时分方式激活存储器库bank0-7的库逻辑电路114。在一些实施例中，命令解码器104可将一或多个控制信号到活动状态的转变延迟到存储器库bank0-7的一或多个库逻辑电路114。

图9是根据本公开的实施例的所有库刷新命令的时序图。在t0时或之后由命令解码器104接收所有库刷新命令(refab)。响应于refab，命令解码器104可向mux1110提供活动ref信号。作为响应，mux1110可以在t1之后从刷新计数器108向全局行地址总线113输出刷新地址cbra-5(x13＝0)。命令解码器104还可以在t2时或之后提供活动rfsh信号和rrastd0信号。尽管将活动rfsh信号提供给所有存储器库bank0-7，但至少延迟其它存储器库bank1-7的刷新操作，因为命令解码器104仅在t2时或之后将活动rrastd信号(rrastd0)提供给存储器库bank0。如图9所示，在一些实施例中，在t3之前或之后，存储器库bank7可以不接收活动rrastd7信号。因此，可按时分方式(例如，交错)执行存储器库bank0-7响应于所有库刷新命令的刷新操作以减少电流消耗。

本文所述的方法和设备可允许在与存储器库相关联的库逻辑电路处本地生成至少一个刷新地址和/或行锤刷新地址。在一些实施例中，可以通过更新从全局行地址总线接收的初始刷新地址来生成刷新地址。本地生成的地址可允许在完成刷新操作之前在全局行地址总线上提供用于其它存储器存取命令的存储器地址。这可以减少存储器存取操作之间所需的时间。

当然，应当理解，根据本系统、装置和方法，在此描述的实例、实施例或过程中的任何一个可以与一或多个其它实例、实施例和/或过程组合，或者在分离的装置或装置部分之间分离和/或执行。

最后，上述讨论仅旨在说明本系统，而不应被解释为将所附权利要求限制为任何特定实施例或实施例组。因此，虽然已经参考示范性实施例特别详细地描述了本系统，但是还应当理解，本领域的普通技术人员可以设计出许多修改和替换实施例，而不脱离所附权利要求中阐述的本系统的更宽和预期的精神和范围。因此，说明书和附图被认为是说明性的，而不是要限制所附权利要求的范围。