一种静态随机存取存储器电路、存储器及电子设备的制作方法

[0001]
本申请属于电子技术领域，具体涉及一种静态随机存取存储器电路、存储器及电子设备。


背景技术：

[0002]
高速缓存(cache)作为中央处理器(cpu)和主存之间规模较小，但速度很高的存储器，其由静态随机存取存储器(static random access memory，sram)组成，通常使用两个电源vdd和vddm来实现多种模式的切换。其中，vdd作为sram电路控制逻辑部分的电源，vddm作为sram存储单元的供电电源。图1所示为一种典型两电压的sram电路，该电路的灵敏放大电路以及输出部分(sac_int、sat_inc)由vdd供电，而存储单元阵列、字线(word line，wl)、位线(bit line，bl)以及灵敏放大电路的输入信号线sat和sac都由vddm供电。
[0003]
在进行读操作时，首先将所有的位线预充电到vddm。假设qt点存储的逻辑值为“1”，qc点存储的逻辑值为“0”，当被选中的wl上升为高电压时，与位线(blc)连接的存取管(mpg、mpd)被导通，存储“0”的一端的位线(blc)上预充的电荷通过存取管放电，两条位线出现电压差，该电压差被传递到灵敏放大器的输入端被放大并输出。在进行写操作时，也需要先将所有的位线预充电到vddm。通过放电管(wcs、wdc_x)将写“0”的一端(qc)的位线(如blc)下拉接地，另一端(qt)连接的位线保持为vddm。当被选中的wl上升为高电平时，位线连接的存取管(mpg、mpd)将“0”值写入存储单元的一qc端，另一端(qt端)即为“1”。
[0004]
传统的sram电路中，无论是读操作还是写操作，都需要对位线进行预充电，由于位线数量多且电容值大，预充电过程是sram电路中功耗的主要来源。通过降低在位线的预充电的电压，可有效降低电路的功耗，减小电源走线的电流，也可以提高存储单元的抗噪声能力。目前通常采用电荷共享技术来降低位线电压，可以降低预充电操作的频率。当字线关闭之后，位线上的电压还保持足够高，下一次操作即使不进行预充电，仅仅把两根位线上的电荷均衡一下，仍能够保证正确的数据读出。但是，一直通过电荷共享来维持位线电压而不对位线进行预充电，会导致多次平衡后的位线电位过低。在读写过程中，一方面，低位线电压会导致读写过程速度变慢；另一方面，虽然小幅度降低位线电压对存储单元的抗噪声能力有一定的提升，然而，当位线的电压低于存取管的阈值电压时，存储单元中保持“1”值的一端(qt端)，会向位线放电，导致抗噪声能力会急剧降低，易使存储的数据发生错误。


技术实现要素：

[0005]
鉴于此，本申请的目的在于提供一种静态随机存取存储器电路、存储器及电子设备，以改善现有位线共享技术不能及时、精确对位线的电压进行预充电控制的问题。
[0006]
本申请的实施例是这样实现的：
[0007]
第一方面，本申请实施例提供了一种静态随机存取存储器电路，包括：预充电电路和预充电控制电路；所述预充电电路包括：预充电晶体管和平衡管；所述预充电控制电路分别与所述平衡管的栅极端和所述预充电晶体管的栅极端连接，所述预充电控制电路的采样
端与所述平衡管的源极或漏极端连接；所述预充电控制电路，用于在预充电过程中，控制所述平衡管导通，并根据所述采样端的采样电压控制所述预充电晶体管关闭或导通，其中，当所述采样端的采样电压低于第一预设阈值时，控制所述预充电晶体管导通，当所述采样端的采样电压大于第二预设阈值时，控制所述预充电晶体管关闭，所述第一预设阈值小于所述第二预设阈值。本申请实例中，通过新增预充电控制电路，来实现对位线或放大器输入信号线的电压的追踪，实时、精确地对位线或放大器输入信号线的电压进行预充电控制，从而在实现降低功耗的同时，保证静态随机存取存储器电路能正常工作，避免存储的数据发生异常。
[0008]
结合第一方面实施例的一种可能的实施方式，所述预充电控制电路包括：控制端子、反相器；所述控制端子经所述反相器与所述平衡管的栅极端连接；使能电路，所述使能电路的分别与所述采样端、所述控制端子、所述预充电晶体管的栅极端连接，所述使能电路，用于在所述控制端子的控制下，根据所述采样端的采样电压控制所述预充电晶体管关闭或导通。本申请实施例中，通过反相器来将控制端子的电压取反，使得仅需要一个控制端子便可得到2个互补的控制信号，极大地简化了电路的控制逻辑。
[0009]
结合第一方面实施例的一种可能的实施方式，所述预充电晶体管为p型晶体管，所述使能电路包括：反相施密特触发器和与非门；所述反相施密特触发器的输入端与所述采样端连接，所述反相施密特触发器的输出端与所述与非门的第一输入端连接，所述与非门的第二输入端与所述控制端子连接，所述与非门的输出端与所述预充电晶体管的栅极端连接。本申请实例中，预充电晶体管为p型晶体管，通过反相施密特触发器和与非门来实现对位线电压的跟踪，从而实现对预充电晶体管的精确控制，进一步地，当控制端子的电压为高电平时，平衡管导通，若采样端的采样电压大于反相施密特触发器的负向阈值电压(第一预设阈值)时，反相施密特触发器输出低电平，与非门输出高电平，预充电晶体管关闭，不对位线进行充电，只有当采样端的采样电压小于反相施密特触发器的负向阈值电压时，反相施密特触发器输出高电平，与非门输出低电平，预充电晶体管导通，对位线进行充电，当位线的电压大于反相施密特触发器的正向阈值电压(第二预设阈值)时，反相施密特触发器输出低电平，与非门输出高电平，预充电晶体管关闭，从而停止充电。
[0010]
结合第一方面实施例的一种可能的实施方式，所述预充电晶体管为p型晶体管，所述使能电路包括：反相施密特触发器和三态门；所述反相施密特触发器的输入端与所述采样端连接，所述反相施密特触发器的输出端与所述三态门的输入端连接，所述三态门的使能端与所述控制端子连接，所述三态门的输出端与所述预充电晶体管的栅极端连接。本申请实例中，预充电晶体管为p型晶体管，通过反相施密特触发器和三态门来实现对位线电压的跟踪，从而实现对预充电晶体管的精确控制，进一步地，当控制端子的电压为高电平时，平衡管导通，若采样端的采样电压大于反相施密特触发器的负向阈值电压(第一预设阈值)时，反相施密特触发器输出低电平，三态门(三态门的输入与输出相反)输出高电平，预充电晶体管关闭，不对位线进行充电，只有当采样端的采样电压小于反相施密特触发器的负向阈值电压时，反相施密特触发器输出高电平，三态门输出低电平，预充电晶体管导通，对位线进行充电，当位线的电压大于反相施密特触发器的正向阈值电压(第二预设阈值)时，反相施密特触发器输出低电平，三态门输出高电平，预充电晶体管关闭，从而停止充电。
[0011]
结合第一方面实施例的一种可能的实施方式，所述预充电晶体管为p型晶体管，所
述使能电路包括：同相施密特触发器和传输门；所述同相施密特触发器的输入端与所述采样端连接，所述同相施密特触发器的输出端与所述传输门的输入端连接，所述传输门的输出端与所述预充电晶体管的栅极端连接，所述控制端子与所述传输门的第一控制端连接，所述控制端子还经所述反相器与所述传输门的第二控制端连接。本申请实施例中，采用同相施密特触发器和传输门来实现对位线电压的跟踪，从而实现对预充电晶体管的精确控制，在保证能及时、精确对位线的电压进行预充电控制的同时，还进一步简化了电路的复杂性。
[0012]
结合第一方面实施例的一种可能的实施方式，所述预充电晶体管为n型晶体管，所述使能电路包括：反相施密特触发器和与门；所述反相施密特触发器的输入端与所述采样端连接，所述反相施密特触发器的输出端与所述与门的第一输入端连接，所述与门的第二输入端与所述控制端子连接，所述与门的输出端与所述预充电晶体管的栅极端连接。本申请实例中，通过将预充电晶体管替换为n管，即可以降低预充电的初始电压(使其从原来的vddm降低为vddm-vth1，vth1为预充电晶体管的阈值电压)，进一步节约了功耗；同时，采用反相施密特触发器和与门来实现对位线电压的跟踪，从而实现对预充电晶体管的精确控制，在保证能及时、精确对位线的电压进行预充电控制的同时，还进一步简化了电路的复杂性。
[0013]
结合第一方面实施例的一种可能的实施方式，所述预充电晶体管为n型晶体管，所述使能电路包括：所述使能电路包括：同相施密特触发器和三态门；所述同相施密特触发器的输入端与所述采样端连接，所述同相施密特触发器的输出端与所述三态门的输入端连接，所述三态门的使能端与所述控制端子连接，所述三态门的输出端与所述预充电晶体管的栅极端连接。本申请实例中，通过将预充电晶体管替换为n管，可以降低预充电的初始电压，进一步节约了功耗，同时，采用同相施密特触发器和三态门来实现对位线电压的跟踪，从而实现对预充电晶体管的精确控制，在保证能及时、精确对位线的电压进行预充电控制的同时，还进一步简化了电路的复杂性。
[0014]
结合第一方面实施例的一种可能的实施方式，所述预充电晶体管为n型晶体管，所述使能电路包括：反相施密特触发器和传输门；所述反相施密特触发器的输入端与所述采样端连接，所述反相施密特触发器的输出端与所述传输门的输入端连接，所述传输门的输出端与所述预充电晶体管的栅极端连接，所述控制端子与所述传输门的第一控制端连接，所述控制端子还经所述反相器与所述传输门的第二控制端连接。本申请实施例中，通过将预充电晶体管替换为n管，可以降低预充电的初始电压，进一步节约了功耗，同时，采用反相施密特触发器和传输门来实现对位线电压的跟踪，从而实现对预充电晶体管的精确控制，在保证能及时、精确对位线的电压进行预充电控制的同时，还进一步简化了电路的复杂性。
[0015]
结合第一方面实施例的一种可能的实施方式，所述平衡管的数量为两个，所述采样端位于两个所述平衡管之间。本申请实施例中，将采样端位于两个平衡管之间，使得采样的电压平衡更均匀，而不是位线的电压，提高了控制的准确度。
[0016]
第一方面实施例的一种可能的实施方式，所述sram电路还包括：n-1个平衡电路，n个所述预充电电路共用一个所述预充电控制电路，n个所述预充电电路通过n-1个所述平衡电路串接，所述预充电控制电路的采样端与位于所述n-1个平衡电路中的中间位置的平衡电路连接，n为大于2的正整数。本申请实施例中，通过n-1个平衡电路将n个预充电电路串接
起来，使其共用一个预充电控制电路，从而简化电路的面积及节约成本。
[0017]
结合第一方面实施例的一种可能的实施方式，针对每一个所述平衡电路，该平衡电路包括：串接的两个平衡管。本申请实例中，采用包括两个串接的平衡管的平衡电路，使得采样端可以位于这个两个平衡管之间，使得采样的电压平衡更均匀，从而提高了控制的准确度。
[0018]
结合第一方面实施例的一种可能的实施方式，所述预充电晶体管为p型晶体管，所述第二预设阈值为vddm，所述第一预设阈值为vddm-vthn，其中，所述vddm为为所述静态随机存取存储器电路中的存储单元供电的电源电压，所述vthn为所述存储单元中的存取管的阈值电压；或者，所述预充电晶体管为n型晶体管，所述第二预设阈值为vddm-vth1，所述第一预设阈值为vddm-vth1-vthn，所述vth1为所述n型晶体管的阈值电压。本申请实施例中，针对不同类型的晶体管设置的不同的第一预设阈值以及第二预设阈值，通过把晶体管的类型对位线电压的影响也纳入考虑之内，从而可以更加精确地对位线电压进行预充电控制；同时在预充电晶体管为p型晶体管时，将第二预设阈值设置为vddm，将第一预设阈值设置为vddm-vthn，以及在预充电晶体管为n型晶体管时，将第二预设阈值设置为vddm-vth1，将第一预设阈值设置为vddm-vth1-vthn，可以最大限度地在降低预充电次数以减少功耗和避免位线电压过低导致读写过程速度变慢之间实现均衡，使收益最大化。
[0019]
第二方面，本申请实施例还提供了一种存储器，包括：封装壳体和上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的静态随机存取存储器电路。
[0020]
第三方面，本申请实施例还提供了一种电子设备，包括：本体和上述第二方面实施例的存储器。
[0021]
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
[0022]
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
[0023]
图1示出现有sram电路的结构示意图。
[0024]
图2示出了本申请实施例提供的一种sram电路的结构示意图。
[0025]
图3示出了本申请实施例提供的又一种sram电路的结构示意图。
[0026]
图4示出了本申请实施例提供的一种反相施密特触发器的波形示意图。
[0027]
图5示出了本申请实施例提供的一种预充电控制电路的时序示意图。
[0028]
图6示出了本申请实施例提供的一种预充电控制电路的结构示意图。
[0029]
图7示出了本申请实施例提供的又一种预充电控制电路的结构示意图。
[0030]
图8示出了本申请实施例提供的又一种反相施密特触发器的波形示意图。
[0031]
图9示出了本申请实施例提供的一种预充电控制电路的结构示意图。
[0032]
图10示出了本申请实施例提供的又一种预充电控制电路的结构示意图。
[0033]
图11示出了本申请实施例提供的2个预充电电路共用一个预充电控制电路的结构示意图。
[0034]
图12示出了本申请实施例提供的4个预充电电路共用一个预充电控制电路的结构示意图。
[0035]
图13示出了本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
[0036]
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
[0037]
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0038]
再者，本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。
[0039]
鉴于目前采用电荷共享技术来降低位线电压所存在的缺陷，本申请实施例中提供一种静态随机存取存储器电路(sram电路)，在利用电荷共享技术来降低预充电次数，以减少功耗的同时，还通过追踪位线的电压，在电荷均衡后，如果位线电压高于第二预设阈值，则该组位线在本周期内不进行预充电；如果电压已经低于第一预设阈值，则进行预充电操作，以解决现有技术中不能及时、精确对位线的电压进行预充电控制的问题。为了便于理解，下面将结合图2所述的sram电路进行说明。本申请实施例中，通过在传统sram电路(如图1所示)的基础上，对原有电路进行改进，通过新增预充电控制电路，来实现对位线或放大器输入信号线的电压的追踪，实时、精确地对位线或放大器输入信号线的电压进行预充电控制，从而在实现降低功耗的同时，保证sram电路能正常工作，避免存储的数据发生异常。
[0040]
该sram电路包括：预充电电路和预充电控制电路。其中，预充电电路包括：预充电晶体管(pm1、pm2)和平衡管(m1或m1、m2)。其中，该预充电电路为位线预充电电路或放大器输入信号线预充电电路。该预充电晶体管可以为p型晶体管，也可以为n型晶体管，若为n型晶体管，还可以进一步降低位线或放大器输入信号线的预充电电压，使其从原来的vddm变为vddm-vth1，vth1为n型晶体管的阈值电压。而为了降低功耗，平衡管通常为p型晶体管。需要说明的是，图2中示出的预充电电路为包括2个平衡管(m1、m2)的情形，该平衡管的数量也可以为一个，即为m1，此时，该预充电电路与图1所示的预充电电路相同。因此不能将图2所示的平衡管的数量为2的情形理解成是对预充电电路的限制。
[0041]
预充电控制电路分别与平衡管的栅极端和预充电晶体管的栅极端连接，预充电控制电路的采样端与平衡管的源极或漏极端连接。预充电控制电路，用于在预充电过程中，控制平衡管导通，并根据采样端的采样电压控制预充电晶体管关闭或导通，其中，当采样端的采样电压低于第一预设阈值时，控制预充电晶体管导通，当采样端的采样电压大于第二预设阈值时，控制预充电晶体管关闭。
[0042]
其中，第一预设阈值小于第二预设阈值，例如当预充电晶体管为p型晶体管时，第二预设阈值可以为位线预充电的最高电压为vddm，第一预设阈值可以为比电源电压(vddm)低一个存取管(如mpg)阈值电压(vthn)的值，也即为vddm-vthn；当预充电晶体管为n型晶体管时，第二预设阈值可以为vddm-vth1(为n型晶体管的阈值电压)，第一预设阈值为可以为vddm-vth1-vthn。需要说明的是，上述的第一预设阈值和第二预设阈值，并不限于上述示例的值，例如，如当预充电晶体管为p型晶体管时，第二预设阈值可以为位线预充电的最高电压为vddm，第一预设阈值可以为vddm/2；当预充电晶体管为n型晶体管时，第二预设阈值可以为vddm-vth1，第一预设阈值为可以为(vddm-vth1-vthn)/2。其中，第二预设阈值以及第一预设阈值可以有多种不同的取值范围，当预充电晶体管为p型晶体管时，第二预设阈值以及第一预设阈值的值可以是在不低于维持位线正常的读写数据所需的电压到vddm之间的任一数值，只要满足第二预设阈值大于第一预设阈值的值即可；同理，当预充电晶体管为n型晶体管时，第二预设阈值以及第一预设阈值的值可以是不低于维持位线正常的读写数据所需的电压到vddm-vth1之间的任一数值，只要满足第二预设阈值大于第一预设阈值的值即可。其中，vddm为为sram电路中的存储单元供电的电源电压，vthn为存储单元中的存取管(如mpg)的阈值电压(vthn)，vth1为n型晶体管的阈值电压。
[0043]
其中，采样端可以是与平衡管的源极或漏极端连接，当只有一个平衡管时，相当于是与位线blt或blc连接，为单边位线采样。当包括2个平衡管时，可选地，采样端可以位于两个平衡管之间，此时，相当于采样端与平衡管的漏极端相连，进一步地由于平衡管为p型晶体管，连接时，m1平衡管的漏极端与m2平衡管的漏极端相连，m1平衡管的源极端与位线blt相连，m2平衡管的源极端与位线blc相连，因此相当于采样端与平衡管的漏极端相连。
[0044]
为了便于理解，下面将对位线进行预充电的过程进行说明，放大器输入信号线(sat/sac)的预充电过程的参阅对位线进行预充电的过程。其中，由于对位线预充电的控制原理与对放大器输入信号线预充电的控制原理一样，此处仅以对位线预充电的控制原理进行说明。在预充电过程开始时，控制平衡管导通，两条位线blt和blc通过平衡管进行电荷共享，平衡后两条位线的电压相等，采样端采集的电压与平衡后的两个位线电压相同，若此时采样电压低于第一预设阈值时，控制预充电晶体管导通，对位线进行充电，当位线的电压也即采样端的采样电压大于第二预设阈值时，控制预充电晶体管关闭，停止对位线充电。这样便能避免实时、精确地对位线的电压进行控制，能够减少对位线预充电的次数，以节约功耗，同时又能够避免长时间不对位线进行充电，导致位线电压过低引起存储数据错误等问题。
[0045]
一种实施方式下，预充电控制电路包括：控制端子、反相器和使能电路。控制端子经过反相器与平衡管的栅极端连接，控制端子的电压经过反相器取反后输入到平衡管的栅极端，用于控制平衡管的导通或关闭。此外，该控制端子还与使能电路连接，用于控制使能电路，根据采样端的采样电压控制预充电晶体管关闭或导通需要说明的是，该反相器也可
以用一个控制端子来代替，此时，该预充电控制电路包括：2个控制端子(如控制端子1和控制端子2)和使能电路，这2个控制端子的电压相反，其中一个控制端子与平衡管的栅极端连接，另一个控制端子与使能电路连接。
[0046]
使能电路分别与采样端、控制端子、预充电晶体管的栅极端连接，使能电路，用于在控制端子的控制下，根据采样端的采样电压控制预充电晶体管关闭或导通。其中，当预充电晶体管为p型晶体管(低电平导通、高电平关闭)时，一种实施方式下，如图3所示，使能电路包括：反相施密特触发器和与非门。反相施密特触发器的输入端与采样端连接，反相施密特触发器的输出端与与非门的第一输入端连接，与非门的第二输入端与控制端子(blpchx)连接，与非门的输出端与预充电晶体管的栅极端连接。本申请实施例中，主要采用施密特触发器来根据位线的电压。其中，施密特触发器是一种电平触发的触发器。具有两个稳定状态，其状态由输入信号(也即采样端)的电压大小决定，当输入信号达到某一电压值时，输出电压会发生跳变。由于施密特触发器的迟滞特性，输入信号在增加和减小的过程中，使输出状态跳变所对应的输入电平也不同。
[0047]
反相施密特触发器的工作波形，如图4所示，图中vout作为反相施密特触发器的输出端，vin作为反相施密特触发器的输入端。输入信号在上升过程中，使反相施密特触发器的输出电平发生跳变时所对应的电压称为正向阈值电压(也即第二预设阈值)，用vt+表示，当输入的信号电压高于vt+时，反相施密特触发器的输出跳变为低电平；将输入信号在下降过程中使反相施密特触发器的输出电平发生跳变时所对应的电压称为负向阈值电压(也即第一预设阈值)，用vt-表示，当输入信号的电压低于vt-时，反相施密特触发器的输出跳变为高电平。通过调节反相施密特触发器内部反馈管的尺寸和阈值电压可以调节其正向阈值电压和负向阈值电压，例如，当预充电晶体管为p型晶体管时，将vt+调节为vddm，将vt-调节为vddm-vthn；又例如，当预充电晶体管为n型晶体管时，将vt+调节为vddm-vth1，将vt-调节为vddm-vth1-vthn。其中，vthn为存取管(如mpg)的阈值电压，vth1为n型晶体管的阈值电压，vddm为为sram电路中的存储单元供电的电源电压。利用反相施密特触发器的这一工作特点，可将它用于追踪位线在电荷平衡后的电压。其中，如何调节反相施密特触发器内部反馈管的尺寸和阈值电压来调节其正向阈值电压和负向阈值电压的原理，已经为本领域技术人员所熟知，在此不再介绍。
[0048]
当预充电过程开始时，控制端子的电压为高电平，反相器输出的电压为低电压，从而使平衡管导通，用反相施密特触发器的输入去采样两个平衡管中间的电位，由于电荷共享，采样端的电压与平衡后的两个位线电压相同，即反相施密特触发器采样的是位线电位，若位线电压低于vt-，则反相施密特触发器输出高电平，对应的与非门输出低电平，控制预充电晶体管导通，为位线充电，当位线的电压高于vt+时，反相施密特触发器输出低电平，与非门输出高电平，预充电晶体管关闭，停止对位线进行充电。当读或写操作开始时，将控制端子的电压变为低电平，此时平衡管关闭，与非门输出仍为高电平，预充电电路不工作。在下一次读或写操作开始之前，将控制端子的电压变更为高电平，平衡管导通，对位线的电压进行平衡，若采样端的电压(也即位线的电压)不低于负压阈值电压，则反相施密特触发器的输出电平不发生翻转，仍为低电平，与非门输出的电压仍为高电平，预充电晶体管关闭，本次不对位线进行预充电。其中，预充电控制电路的预充电时序图如图5所示。
[0049]
当预充电晶体管为p型晶体管时，又一种实施方式下，如图6所示，使能电路包括：
反相施密特触发器和三态门。其中，三态门相当于带有使能端的反相器，只有当使能端有效高电平时，三态门才工作)；反相施密特触发器的输入端与采样端连接，反相施密特触发器的输出端与三态门的输入端连接，三态门的使能端与控制端子连接，三态门的输出端与预充电晶体管的栅极端连接。当预充电过程开始时，控制端子的电压为高电平，反相器输出的电压为低电压，从而使平衡管导通，若采样端的电压不低于负压阈值电压，则反相施密特触发的输出仍为低电平，此时，由于三态门的使能端为高电平，因此三态门工作，其输出为高电平，预充电晶体管关闭。若采样端的电压低于负压阈值电压，则反相施密特触发的输出为高电平，则三态门输出低电平，控制预充电晶体管导通，为位线充电，当位线的电压高于vt+时，反相施密特触发器输出低电平，三态门输出高电平，预充电晶体管关闭，停止对位线进行充电。
[0050]
当预充电晶体管为p型晶体管时，又一种实施方式下，如图7所示，使能电路包括：同相施密特触发器和传输门；同相施密特触发器的输入端与采样端连接，同相施密特触发器的输出端与传输门的输入端连接，传输门的输出端与预充电晶体管的栅极端连接，控制端子与传输门的第一控制端连接，控制端子还经反相器与传输门的第二控制端连接。其中，传输门的输入vi与输出vo相等，传输门的2个控制端的电压互补。同相施密特触发器与反相施密特触发器的不同之处在于，当同相施密特触发器的输入电压高于正向阈值电压时，输出为高电平(反相施密特触发器则输出为低电平)，当同相施密特触发器的输入电压低于负向阈值电压时，输出低电平(反相施密特触发器则输出为高电平)。当预充电过程开始时，控制端子为高电平，反相器输出的电压为低电压，从而使平衡管导通，若采样端的电压不低于负压阈值电压，则同相施密特触发的输出仍为高电平，此时，传输门输出的电平也为高电平，预充电晶体管关闭。若采样端的电压低于负压阈值电压，则同相施密特触发的输出为低电平，则传输门输出的电平也为低电平，控制预充电晶体管导通，为位线充电，当位线的电压高于vt+时，同相施密特触发器输出高电平，传输门输出高电平，预充电晶体管关闭，停止为位线充电。
[0051]
一种实施方式下，还可以将预充电电路中的p型晶体管替换为n型晶体管(高电平导通，低电平关闭)，以降低位线的电压。当预充电晶体管为n型晶体管，一种实施方式下，如图8所示，使能电路包括：反相施密特触发器和与门。反相施密特触发器的输入端与采样端连接，反相施密特触发器的输出端与与门的第一输入端连接，与门的第二输入端与控制端子连接，与门的输出端与预充电晶体管的栅极端连接。当预充电过程开始时，控制端子为高电平，反相器输出的电压为低电压，从而使平衡管导通，若采样端的电压不低于负压阈值电压，则反相施密特触发的输出仍为低电平，此时，与门输出的电平也为低电平，预充电晶体管关闭。若采样端的电压低于负压阈值电压，则反相施密特触发的输出为高电平，则与门输出的电平也为高电平，控制预充电晶体管导通，为位线充电，当位线的电压高于vt+时，反相施密特触发器输出低电平，与门输出低电平，预充电晶体管关闭，停止为位线充电。
[0052]
当预充电晶体管为n型晶体管，一种实施方式下，如图9所示，使能电路包括：反相施密特触发器和传输门；反相施密特触发器的输入端与采样端连接，反相施密特触发器的输出端与传输门的输入端连接，传输门的输出端与预充电晶体管的栅极端连接，控制端子与传输门的第一控制端连接，控制端子还经反相器与传输门的第二控制端连接。当预充电过程开始时，控制端子为高电平，反相器输出的电压为低电压，从而使平衡管导通，若采样
端的电压不低于负压阈值电压，则反相施密特触发的输出仍为低电平，此时，传输门输出的电平也为低电平，预充电晶体管关闭。若采样端的电压低于负压阈值电压，则反相施密特触发的输出为高电平，则传输门输出的电平也为高电平，控制预充电晶体管导通，为位线充电，当位线的电压高于vt+时，反相施密特触发器输出低电平，传输门输出低电平，预充电晶体管关闭，停止为位线充电。
[0053]
当预充电晶体管为n型晶体管，一种实施方式下，如图10所示，使能电路包括：同相施密特触发器和三态门；同相施密特触发器的输入端与采样端连接，同相施密特触发器的输出端与三态门的输入端连接，三态门的使能端与控制端子连接，三态门的输出端与预充电晶体管的栅极端连接。当预充电过程开始时，控制端子的电压为高电平，反相器输出的电压为低电压，从而使平衡管导通，若采样端的电压不低于负压阈值电压，则同相施密特触发的输出仍为高电平，此时，由于三态门的使能端为高电平，因此三态门工作，其输出为低电平，预充电晶体管关闭。若采样端的电压低于负压阈值电压，则同相施密特触发的输出为低电平，则三态门输出高电平，控制预充电晶体管导通，为位线充电，当位线的电压高于vt+时，同相施密特触发器输出高电平，三态门输出低电平，预充电晶体管关闭，停止对位线进行充电。
[0054]
本申请实施例提供的sram电路相对于传统的sram电路来说，可以实现局部预充电，一方面降低了电路的功耗，提高存储单元抗噪声能力，另一方面，可以降低电路在预充电过程中电源电压的峰值电流，降低电路中电源金属线的电迁移效应，提高电路的使用寿命。
[0055]
考虑到施密特触发器至少由6个晶体管构成，若对每一组位线或放大器输入信号线都增加一个施密特触发器，虽然能够有效的降低电路的功耗，但是会增大电路的面积，作为一种实施方式，可以是n组位线或放大器输入信号线共用一个预充电控制电路，以此来降低成本以及减少电路面积。由于一组位线对应一个预充电电路(一组放大器输入信号线对应一个预充电电路)，n组位线共用一个预充电控制电路，相当于n个预充电电路共用一个预充电控制电路，此时，sram电路还包括：n-1个平衡电路。n个预充电电路通过n-1个平衡电路串接，n为大于2的正整数。可选地，预充电控制电路的采样端与位于n-1个平衡电路中的中间位置的平衡电路连接。
[0056]
为了便于理解，以图11所示的2组位线共用一个预充电控制电路为例进行说明。将两组位线bl[0]和bl[1]平衡后的电位再做一次平衡，四根位线blt[0]、blc[0]、blt[1]和blc[1]平衡后的电位相同。用一个预充电控制电路追踪两组位线平衡后的电位大小，如果这个电位低于vt-，则对这四根位线都进行预充电操作，当预充电电压高于vt+时，则停止充电。又例如，图12示出了以4组位线共用一个预充电控制电路的原理图，通过3个平衡电路将4个预充电电路串接起来，其中，图12中的右边框bl_set1中的电路结构与左边框中bl_set0中的电路结构相同。更多组的位线共用一个预充电控制电路的原理与之类似，不再示例。
[0057]
其中，需要说明的是，平衡电路可以是仅包括一个平衡管，也可以是包括2个平衡管，因此不能将图11以及图12所示的示例理解成是对平衡电路的限制，这种结构可以实现在n组位线中共享一个预充电控制电路，能够有效降低预充电控制电路带来的面积影响。但是，过多的位线共享，会使得控制端子的负载过大，造成不必要的时序损失，以此n通常不超过16为宜。
[0058]
本申请实施例还提供了一种存储器，该存储器包括封装壳体和上述的sram电路。该存储器可以是静态随机存取存储器(static random access memory，sram)，也可以是高速缓存(cache)。
[0059]
本申请实施例所提供的存储器，其实现原理及产生的技术效果和前述sram读电路实施例相同，为简要描述，存储器实施例部分未提及之处，可参考前述sram读电路实施例中相应内容。
[0060]
本申请实施例还提供了一种电子设备，包括本体和如上述所示的存储器，一种实施方式下，该电子设备的结构示意图，如图13所示，该电子设备包括：收发器、存储器、通讯总线以及处理器。
[0061]
所述收发器、所述存储器、处理器各元件相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。其中，收发器用于收发配置报文。存储器用于存储计算机程序，该计算机程序包括至少一个可以软件或固件(firmware)的形式存储于所述存储器中或固化在所述电子设备的操作系统(operating system，os)中的软件功能模块。所述处理器，用于执行存储器中存储的可执行模块包括的软件功能模块或计算机程序。
[0062]
其中，存储器可以是，但不限于静态随机存取存储器(static random access memory，sram)，高速缓存等。
[0063]
处理器可以是一种集成电路芯片，具有信号的处理能力。上述的处理器可以是通用处理器，包括中央处理器(central processing unit，cpu)、网络处理器(network processor，np)等；还可以是数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
[0064]
其中，上述的电子设备，包括但不限于计算机、服务器等。
[0065]
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0066]
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。