非易失性存储装置及其编程操作方法、存储系统与流程

1.本技术涉及半导体技术领域，更具体地，涉及非易失性存储装置的编程操作方法、非易失性存储装置、非易失性存储系统。


背景技术：

2.非易失性存储系统能够在断电后仍保留存储于其中的数据，并且广泛应用于计算机、蜂窝电话、智能手机、个人数字助理及其它电子设备系统。非易失性存储系统通常包括作为存储介质的非易失性存储装置和用于控制非易失性存储装置的控制装置。非易失性存储装置进一步地包括由多个存储单元而形成的阵列。
3.存储单元的结构从沟道层到栅极通常包括隧穿层、电荷捕获层以及电荷阻挡层。在对存储单元执行编程操作(数据写入)时，电荷在强电场的作用下从沟道层穿过隧穿层注入到电荷捕获层。电荷捕获层中存在大量的陷阱，电荷被束缚在陷阱中。陷阱的能级越深，电荷的保持特性越好。然而，在一些实际情况中，陷阱的能级有深有浅，位于浅能级陷阱中的电荷保持特性比较差，容易造成电荷泄露。在另一些实际情况中，电荷会被束缚在隧穿层的陷阱中，这些电荷的保持特性也比较差，在编程操作结束的短时间内电荷就会脱离隧穿层而重新回沟道层中，从而导致阈值电压向减小的方向漂移。


技术实现要素：

4.本技术提供了一种非易失性存储装置的编程操作方法。该编程操作方法包括：对与第一字线连接的、且已执行第一编程操作的多个存储单元中的第一存储单元执行第二编程操作；对与第一字线间隔至少一条第三字线的第二字线连接的第二存储单元执行第一编程操作，第一存储单元和第二存储单元位于第一存储串上；以及对位于除第一存储串以外的同一存储串上的存储单元执行第一子步骤，直至与第一字线连接的多个存储单元完成第二编程操作，与第二字线连接的多个存储单元完成第一编程操作，其中第一子步骤包括：依次对与第一字线连接的存储单元执行第二编程操作，与第二字线连接的存储单元执行第一编程操作。
5.在一些实施方式中，与第三字线连接的多个存储单元已执行第一编程操作，该编程操作方法还包括：对位于同一存储串上的存储单元执行第二子步骤，直至与第三字线连接的多个存储单元完成第二编程操作，其中第二子步骤包括：交替地对与每条第三字线连接的存储单元执行第二编程操作，与邻近第二字线的每条第四字线连接的存储单元执行第一编程操作；以及对第二存储单元执行第二编程操作。
6.在一些实施方式中，在对第二存储单元执行第一编程操作，并经过2n(m+1)-2个存储单元的编程操作之后，对第二存储单元执行第二编程操作，其中m为第三字线的数量，n为每条字线连接的存储单元的数量。
7.在一些实施方式中，按照预定的顺序，对位于除第一存储串以外的同一存储串上的存储单元，依次执行第一子步骤。
8.在一些实施方式中，按照预定的顺序，依次对位于同一存储串上的存储单元执行第二子步骤。
9.在一些实施方式中，存储单元包括qlc、tlc或者mlc其中之一。
10.在一些实施方式中，第一编程操作为粗编程操作，第二编程操作为细编程操作。
11.本技术还提供了一种非易失性存储装置，该非易失性存储装置包括：第一字线、第二字线、第三字线、包括第一存储串的多个存储串以及外围电路，外围电路与第一字线、第二字线、第三字线以及多个存储串电连接，被配置为：对与第一字线连接的、且已执行第一编程操作的多个存储单元中的第一存储单元执行第二编程操作；对与第一字线间隔至少一条第三字线的第二字线连接的第二存储单元执行第一编程操作，第一存储单元和第二存储单元位于第一存储串上；以及对位于除第一存储串以外的同一存储串上的存储单元执行第一子步骤，直至与第一字线连接的多个存储单元完成第二编程操作，与第二字线连接的多个存储单元完成第一编程操作，其中第一子步骤包括：依次对与第一字线连接的存储单元执行第二编程操作，与第二字线连接的存储单元执行第一编程操作。
12.在一些实施方式中，该非易失性存储装置还包括邻近第一字线的第四字线，其中，与第三字线连接的多个存储单元已执行第一编程操作，外围电路还被配置为：对位于同一存储串上的存储单元执行第二子步骤，直至与第三字线连接的多个存储单元完成第二编程操作，其中第二子步骤包括：交替地对与每条第三字线连接的存储单元执行第二编程操作，与每条第四字线连接的存储单元执行第一编程操作；以及对第二存储单元执行第二编程操作。
13.在一些实施方式中，存储单元包括qlc、tlc或者mlc其中之一。
14.本技术还提供了一种非易失性存储系统，该非易失性存储系统包括：至少一个非易失性存储装置；以及控制装置，与非易失性存储装置电连接，并控制非易失性存储装置执行如上文任意实施方式所描述的编程操作方法。
15.根据本技术实施方式的非易失性存储装置及其编程操作方法、非易失性存储系统，通过增加存储单元执行第一编程操作与第二编程操作之间间隔(即，其它存储单元执行编程操作的间隔)，能够使更多位于浅能级电荷在第一编程操作之后退回到沟道层中，进而使该存储单元经过第二编程操作之后的电荷更多地位于深能级，有利于减弱阈值电压向减小的方向漂移的趋势，有利于增加读取窗口增大。
附图说明
16.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
17.图1是根据本技术实施方式的非易失性存储装置的功能框图；
18.图2是根据本技术实施方式的存储块的等效电路示意图；
19.图3是根据本技术实施方式的存储串的结构剖面示意图；
20.图4是根据本技术实施方式的qlc存储单元的阈值电压分布示意图；
21.图5是根据本技术实施方式的存储单元的阈值电压漂移随时间变化的示意图；
22.图6是根据本技术实施方式的qlc存储单元的阈值电压漂移的示意图；
23.图7是根据本技术实施方式的非易失存储装置的编程操作方法的流程图；
24.图8a至图8e是根据本技术实施方式的编程操作方法中各个存储单元执行编程操作的顺序示意图；
25.图9是根据本技术实施方式的qlc存储单元执行第一编程操作后和第二编程操作后的阈值电压分布示意图；
26.图10是相关技术的编程操作方法中各个存储单元执行编程操作的顺序示意图；
27.图11是根据相关技术与本技术实施方式的编程操作方法对存储单元执行第二编程操作后的阈值电压漂移情况的示意图；以及
28.图12a和12b是根据本技术实施方式的非易失性存储系统的功能框图。
具体实施方式
29.为了更好地理解本技术，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。
30.本文使用的术语是为了描述特定示例性实施方式的目的，并且不意在进行限制。当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示存在所述特征、整体、元件、部件和/或它们的组合，但是并不排除一个或多个其它特征、整体、元件、部件和/或它们的组合的存在性。
31.本文参考示例性实施方式的示意图来进行描述。本文公开的示例性实施方式不应被解释为限于示出的具体形状和尺寸，而是包括能够实现相同功能的各种等效结构以及由例如制造时产生的形状和尺寸偏差。附图中所示的位置本质上是示意性的，而非旨在对各部件的位置进行限制。
32.除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域的普通技术人员的通常理解相同的含义。诸如常用词典中定义的术语应被解释为具有与其在相关领域的语境下的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文明确地如此定义。
33.下面将参考附图对本技术的实施例进行详细地描述。
34.图1是根据本技术实施方式的非易失性存储装置100的功能框图。如图1所示，非易失性存储装置100可包括存储单元阵列110和诸如页缓冲器121、行解码器122、列解码器123、电压发生器124、逻辑控制模块125、i/o模块126以及数据总线127等的外围电路。应理解的是，本技术中所描述的上述电路模块所执行的操作可由处理电路执行。可选地，处理电路可包括但不限于逻辑电路的硬件或者执行软件的处理器的硬件/软件组合。
35.存储单元阵列110通过例如字线(wl)连接至行解码器122、例如位线(bl)连接至列解码器123，并可例如为nand架构。示例性地，存储单元阵列110可包括若干个管芯(die/lun)，管芯可为接收和执行例如编程命令、读取命令的基本单位。每个管芯可包括若干个存储平面(plane)，每个存储平面可包括若干个存储块(block)，每个存储块可包括若干个与字线相对应的页(page)。
36.页缓冲器(或者称为“感测放大器”)121可被配置为根据来自逻辑控制模块125的控制信号从存储单元阵列110读取数据或者向存储单元阵列110编程(写入)数据。在一个示例中，页缓冲器121可存储将要被编程到存储单元阵列110的一个页的数据。在另一个示例
中，页缓冲器121可在读取操作中感测存储在存储单元阵列110的存储单元中的数据的低功率信号，并且将小电压摆幅放大到可识别逻辑电平。
37.行解码器122可被配置为由逻辑控制模块125控制，并且选择存储单元阵列110中的存储块，进一步地选择存储块中的页。例如，行解码器122可被配置为使用由电压发生器124生成的电压通过驱动字线而选择页。
38.列解码器123可被配置为由逻辑控制模块125控制，并通过施加由电压发生器124生成的位线电压而选择一个或者多个存储串。
39.电压发生器124可被配置为由逻辑控制模块125控制，并且生成将被提供至存储单元阵列110中的字线电压(例如，充电电压、接地电压、读取电压、编程电压、通过电压、验证电压等)、位线电压和源极线电压等。
40.逻辑控制模块125可耦合至上文描述的每个外围电路，并且被配置为控制每个外围电路的操作，逻辑控制模块125可执行将要在下文中描述的编程操作方法。
41.i/o模块126可耦合至逻辑控制模块125，以将从主机或者控制装置(未示出)接收到的控制命令转发至逻辑控制模块125，并且将从逻辑控制模块125接收到的状态信息转发至主机或者控制装置。i/o模块126还可以经由数据总线127耦合至列解码器123，对往返于存储单元阵列110的数据进行缓冲和转发。
42.图2是根据本技术实施方式的存储块200的等效电路示意图。如图2所示，存储块200可为图1中示出的存储单元阵列110的一部分的一个示例。
43.在一些实施方式中，存储块200可包括多个存储串，例如ms1～ms4。多个存储串ms1～ms4可在xy平面上二维阵列布置。每个存储串(例如，ms1)可沿z方向延伸，并且可依次包括源极端和漏极端彼此连接的顶部选择晶体管tst1、存储单元mc以及底部选择晶体管bst。需要说明的是，每个存储串(例如，ms1)中的选择晶体管tst/bst和存储单元mc的数量仅为示例性地，本技术对上述结构的数量不做具体地限定。
44.在一些实施方式中，存储块200中的多个存储串(例如，ms1～ms4)可与公共源极线csl连接。例如，每个存储串(例如，ms1～ms4)中的位于端部的底部选择晶体管bst的源极端可连接至公共源极线csl。
45.在一些实施方式中，多个存储串(例如，ms1～ms4)中的位于距离公共源极线csl相同高度或相似高度的存储单元(例如，mc11～mc41)的栅极端可连接至相同的字线(例如，wl1)。
46.在一些实施方式中，在x方向上排列的存储串ms1和ms2中的位于距离公共源极线csl相同高度或相似高度的顶部选择晶体管(例如，tst1和tst2)的栅极端可连接至相同的顶部选择线tsl1。相似地，在x方向上排列的存储串ms3和ms4中的位于距离公共源极线csl相同高度或相似高度的顶部选择晶体管(例如，tst3和tst4)的栅极端可连接至相同的顶部选择线tsl2。
47.在一些实施方式中，多个存储串(例如，ms1～ms4)中的位于距离公共源极线csl相同高度或相似高度的底部晶体管bst的栅极端可连接至相同的底部选择线bsl。在另一些实施方式中，与顶部选择线tsl1和tsl2相似，在x方向上排列的存储串例如ms1和ms2中的位于距离公共源极线csl相同高度或相似高度的底部选择晶体管bst的栅极端可连接至相同的底部选择线bsl1(未示出)。在x方向上排列的存储串例如ms3和ms4中的位于距离公共源极
线csl相同高度或相似高度的底部选择晶体管bst的栅极端可连接至相同的底部选择线bsl2(未示出)。
48.在一些实施方式中，在y方向上排列的存储串ms1和ms3中的位于距离公共源极线csl相同高度或相似高度的，且位于端部的顶部选择晶体管tst1和tst3的漏极端可连接至相同的位线bl1。在y方向上排列的存储串ms2和ms4中的位于距离公共源极线csl相同高度或相似高度的，且位于端部的顶部选择晶体管tst2和tst4的漏极端可连接至相同的位线bl2。
49.在一些实施方式中，根据如上文中所描述的结构，位线(例如，bl1和bl2)的延伸方向可与顶部选择线(例如，tsl1和tsl2)的延伸方向相互垂直或者大致地垂直。需要说明的是，图2中示出的存储块200中存储串、字线、位线以及选择线的数量仅为示例性，本技术对上述结构的数量不做具体地限定。
50.在一些实施方式中，如图2所示，对例如字线wl1连接的存储单元mc11执行编程操作时，可对字线wl1施加编程电压(例如，15～21v)，并打开存储单元mc11所在的存储串ms1上的底部选择晶体管bst和顶部选择晶体管tst1，对与存储单元mc11所在的存储串ms1连接的位线bl1施加例如接地电压。在字线wl1的高电压的作用下，电荷根据隧穿效应被束缚在电荷捕获层中，从而使存储单元mc11达到预定的阈值电压。可选地，关闭ms3中的顶部选择晶体管tst3和/或底部选择晶体管bst，以抑制存储串ms3中的存储单元m31编程。可选地，可对位线bl2施加禁止编程电压(例如，2v)，以阻碍电荷发生隧穿效应，以抑制存储串ms2中的存储单元m21编程。下文将结合存储单元的物理结构对编程操作详细地描述。
51.在一些实施方式中，如图2所示，对已执行编程操作后的存储单元例如m11执行读取操作时，可对存储单元mc11所在存储串ms1连接的位线bl1充电至阈值后令位线bl1悬空，然后可对字线wl1以外的字线wl施加导通电压(例如，5v)，打开存储单元mc11所在的存储串ms1上的底部选择晶体管bst和顶部选择晶体管tst1，关闭mc31所在的存储串ms3的顶部选择晶体管tst3和底部选择晶体管bst，通过对字线wl1施加读取电压，感测位线bl1端的电流值确定出已执行编程操作后的存储单元m11的阈值电压处于的阈值电压区间，以判断存储单元mc11中存储的数据。下文将结合存储单元的物理结构对读取操作详细地描述。
52.图3是根据本技术实施方式的存储串300的结构剖面示意图。如图3所示，存储串300可为图2中示出的任意一个存储串ms1至ms4的一部分的一个示例。
53.存储串300包括在z方向上设置的多个存储单元(例如，350)。每个存储单元可具有相同的物理结构。可选地，存储单元350可为电荷捕获型存储单元。例如，存储单元350可包括栅极360-1、电荷阻挡层310、电荷捕获层320、隧穿层330以及沟道层340。电荷捕获层320的材料可例如为氮化硅。可选地，字线360-2可与存储串300上的存储单元350的栅极360-1物理地连接，并且字线360-2还可与其它存储串(未示出)且位于相同高度(例如，z方向)处或者大致相同高度处的存储单元的栅极物理地连接。
54.当对存储单元350执行编程操作时，电荷捕获层320可在栅极360-1的电压控制下根据隧穿效应捕获来自沟道层340并穿过隧穿层330的电荷。根据存储单元350的电荷捕获层320中的电荷的数量，可使存储单元350具有不同的阈值电压，即预定的阈值电压区间，进而处于不同的编程状态。
55.存储单元350能够达到的阈值电压区间的数量与存储单元350存储的数据大小相
关。例如，存储单元350可为能够达到2个阈值电压区间并存储1bit数据的slc、能够达到4个阈值电压区间并存储2bit数据的mlc、能够达到8个阈值电压区间并存储8bit数据的tlc或者能够达到16个阈值电压区间并存储16bit数据的qlc中的一种。
56.图4是根据本技术实施方式的qlc存储单元的阈值电压分布示意图。如图4所示，其中横轴为阈值电压vth，纵轴为存储单元的数量。在qlc存储单元在执行编程操作之前，qlc存储单元的阈值电压处于l0区间。在执行编程操作之后，qlc存储单元的阈值电压可处于l1～l15区间中的任意一个。区间l0～l15可对应于qlc存储单元所存储的数据，例如，当qlc存储单元的阈值电压处于l0区间时，表示qlc存储单元存储的数据为1111，当qlc存储单元的阈值电压处于l15区间时，表示qlc存储单元存储的数据为1110。
57.qlc存储单元可具有如图3示出的物理结构，若qlc存储单元的电荷捕获层320(参考图2)中存储的电荷的数量处于某个区间，则qlc存储单元的阈值电压处于图3示出的某个阈值电压区间。需要说明的是，由于各个qlc存储单元的物理结构存在差异，并非所有的qlc存储单元中的电荷捕获层320能够束缚住完全相同数量的电荷。如此，使得qlc存储单元的阈值电压的呈中心对称分布的高斯分布，而并理想状态下的呈直线分布。
58.当对qlc存储单元执行读取操作时，通过对qlc存储单元的栅极360-1(参考图2)施加位于两个区间(例如，l1和l2区间)之间读取电压(例如，vr1)判断qlc存储单元是否导通，从而判断qlc存储单元处于的l0～l15区间，进而判断qlc存储单元所存储的数据。
59.如上文所描述的那样，存储单元(例如，qlc存储单元)在执行编程操作的过程中，电荷捕获层320中存在大量的陷阱，从而使电荷被束缚在陷阱中。电荷捕获层320中的陷阱的能级越深，电荷的保持特性越好。电荷捕获层320中的陷阱的能级越浅，电荷的保存特性越差。另一方面，隧穿层330中也可能存在一些能级较浅的陷阱，在电荷穿过隧穿层330的过程中，电荷可能被束缚在隧穿层330中的陷阱中。在执行编程操作之后的短时间内(从微秒量级到秒量级)，被束缚在浅能级陷阱中的电荷会较容易地脱离陷阱的束缚重新回到沟道层340，从而存储单元的阈值电压向减小的方向漂移。
60.图5是根据本技术实施方式的存储单元的阈值电压漂移随时间变化的示意图。图6是根据本技术实施方式的qlc存储单元的阈值电压漂移的示意图。如图5所示，实线表示存储单元执行编程操作结束时的阈值电压分布，虚线表示随着编程操作结束之后的等待时间的增加，存储单元的阈值电压逐步向减小的方向(箭头方向)漂移。
61.如图6所示，对于qlc存储单元而言，为了实现qlc存储单元能够存储16bit数据，即qlc存储单元能够达到16个阈值电压区间，通常需要压缩各个阈值电压区间的分布宽度，以增加相邻的阈值电压区间之间的读取电压分布宽度(读取窗口)。如此，当qlc存储单元处于较大阈值电压区间l15时，更容易导致如上文所描述的电荷的损失，从而使处于较大阈值电压区间l15的qlc存储单元的阈值电压更容易地向减小的方向(箭头方向)漂移。相似地，对于例如tlc和mlc存储单元而言，当tlc、mlc存储单元处于较大阈值电压区间时，也可能出现上述由于电荷损失而导致的阈值电压漂移的问题。
62.本技术实施方式提供了一种非易失存储装置的编程操作方法。图7是根据本技术实施方式的非易失存储装置的编程操作方法1000的流程图。如图7所示，编程操作方法1000包括如下步骤：
63.s110，对与第一字线连接的、且已执行第一编程操作的多个存储单元中的第一存
储单元执行第二编程操作；
64.s120，对与第一字线间隔至少一条第三字线的第二字线连接的第二存储单元执行第一编程操作，第一存储单元和第二存储单元位于第一存储串上；以及
65.s130，对位于除第一存储串以外的同一存储串上的存储单元执行第一子步骤，直至与第一字线连接的多个存储单元完成第二编程操作，与第二字线连接的多个存储单元完成第一编程操作，其中第一子步骤包括：依次对与第一字线连接的存储单元执行第二编程操作，与第二字线连接的存储单元执行第一编程操作。
66.图8a至图8e是根据本技术实施方式的编程操作方法1000中各个存储单元执行编程操作的顺序示意图。图8a至图8e示出的字线、存储串以及各个存储单元可为图2中示出的存储块200的一部分的一个示例。下面结合图8a至图8e种非易失存储装置的编程操作方法1000进一步地说明。
67.在实施方式一中，图8a示出了4条字线wl
n+1
、wln、wl
n-1
以及wl
n-2
和4个存储串str0、str1、str2以及str3。每条字线和每个存储串的相交位置为存储单元。可选地，存储单元可例如为qlc存储单元。
68.对例如qlc存储单元执行编程操作的方法可包括对该qlc存储单元依次执行第一编程操作和第二编程操作。需要说明的是，在本技术中，对一个qlc存储单元执行第一编程操作之后，可经过对任意数量个其它qlc存储单元执行第一编程操作或者第二编程操作之后，再次对已执行第一编程操作的该qlc存储单元执行第二编程操作。
69.图9是根据本技术实施方式的qlc存储单元执行第一编程操作后和第二编程操作后的阈值电压分布示意图。如图9所示，qlc存储单元在执行第一编程操作后，可形成(大致的)阈值电压区间分布状态。进一步地，对已执行第一编程操作的qlc存储单元执行第二编程操作后，可精细地使形成的(大致的)阈值电压区间分布变窄。故，第一编程操作可被称为粗编程操作，第二编程操作可被称为细编程操作。示例性地，可基于增量式步进脉冲编程(incremental step pulse program,ispp)对qlc存储单元执行第一编程操作或者第二编程操作。例如，通过控制ispp的步长来控制qlc存储单元在分别执行第一编程操作和第二编程操作后达到预定的阈值电压区间。示例性地，可利用第一验证电压v’vfy
来验证qlc存储单元在经过第一编程操作后达到的目标阈值电压区间l1’，利用第二验证电压v
vfy
来验证qlc存储单元在经过第二编程操作后达到的目标阈值电压区间l1。可选地，第一验证电压v’vfy
小于第二验证电压v
vfy
。
70.再次参考图8a，与第一字线wl
n-2
连接的存储单元mc0、mc2、mc4以及mc6和与第三字线wl
n-1
连接的存储单元mc8、mc10、mc12以及mc14已执行完成第一编程操作。
71.在步骤s110中，对第一字线wl
n-2
连接的、已执行第一编程操作的第一存储单元mc0执行第二编程操作，在图8a中用mc0
(2)
表示。其它存储单元执行第一编程操作或者第二编程操作的表示方法与mc0
(2)
相似。
72.在步骤s120中，对位于存储串str0上且与第二字线wln连接的第二存储单元mc1执行第一编程操作。在该实施方式中，第一字线wl
n-2
和第二字线wln之间间隔1条第三字线wl
n-1
。
73.在步骤s130中，对位于除存储串str0以外的存储串str1、str2以及str3上的存储单元执行3次第一子步骤。例如，首先，对位于存储串str1上且与第一字线wl
n-2
连接的存储
单元mc2执行第二编程操作，对位于存储串str1上且与第二字线wln连接的存储单元mc3执行第一编程操作。然后，对位于存储串str2上且与第一字线wl
n-2
连接的存储单元mc5执行第二编程操作，对位于存储串str2上且与第二字线wln连接的存储单元mc4执行第一编程操作。接着，对位于存储串str3上且与第一字线wl
n-2
连接的存储单元mc6执行第二编程操作，对位于存储串str3上且与第二字线wln连接的存储单元mc7执行第一编程操作。通过执行3次第一子步骤，使得与第一字线wl
n-2
连接的存储单元mc0、mc2、mc4以及mc6完成第二编程操作，与第二字线wln连接的存储单元mc1、mc3、mc5以及mc7完成第一编程操作。
74.需要说明的是，在该步骤中，可按照不同于存储串str1、str2以及str3的编号顺序来执行第一子步骤，本技术对此不做具体地限定。例如，对存储串str2上的存储单元mc4和mc5、存储串str3上的存储单元mc6和mc7以及存储串str1上的存储单元mc2和mc3依次执行第一子步骤。
75.值得注意的是，上述编程操作方法1000中描述的第一字线、第二字线以及第三字线仅为示例，不用于限制具体位置。例如，可将字线wl
n-1
作为第一字线，wl
n+1
作为第二字线以及wln作为第三字线，并采用如上文所描述编程操作方法1000，在执行完成步骤s110至s130之后，对与重新确定出的各个字线连接的存储单元执行第一编程操作或者第二编程操作。
76.为了清楚地描述，下面仍按照实施方式一中对wl
n-2
作为第一字线，wln作为第二字线以及wl
n-1
作为第三字线，对步骤s110至s130的后续步骤例如s140和s150进一步地描述。
77.示例性地，在步骤s140中，第四字线wl
n+1
可与第二字线wln邻近设置，并且第四字线wl
n+1
与第三字线wl
n-1
的数量相等。与第四字线wl
n+1
连接的存储单元mc9、mc11、mc13以及mc15未执行第一编程操作。在该步骤中，可对位于相同存储串str 0、str1、str2以及str3上的存储单元执行4次第二子步骤。例如，首先，对位于存储串str0上且与第三字线wl
n-1
连接的存储单元mc8执行第二编程操作，对位于存储串str0上且与第四字线wl
n+1
连接的存储单元mc9执行第一编程操作。然后，对位于存储串str1上且与第三字线wl
n-1
连接的存储单元mc10执行第二编程操作，对位于存储串str1上且与第四字线wl
n+1
连接的存储单元mc11执行第一编程操作。接着，对位于存储串str2上且与第三字线wl
n-1
连接的存储单元mc12执行第二编程操作，对位于存储串str2上且与第四字线wl
n+1
连接的存储单元mc13执行第一编程操作。最后，对位于存储串str3上且与第三字线wl
n-1
连接的存储单元mc14执行第二编程操作，对位于存储串str3上且与第四字线wl
n+1
连接的存储单元mc15执行第一编程操作。通过执行4次第二子步骤，使得与第三字线wl
n-1
连接的存储单元mc8、mc10、mc12以及mc14完成第二编程操作。需要说明的是，可按照不同于存储串str0、str1、str2以及str3的编号顺序来执行第二子步骤，本技术对此不做具体地限定。
78.示例性地，在步骤s150中，对在步骤s110中已执行完成第一编程操作的第二存储单元mc1执行第二编程操作。可以理解的是，第二存储单元mc1在第一编程操作和第二编程操作之间间隔14个存储单元的第一编程操作或者第二编程操作。
79.在实施方式二中，图8b示出了6条字线wl
n+2
、wl
n+1
、wln、wl
n-1
、wl
n-2
以及wl
n-3
和4个存储串str0、str1、str2以及str3。每条字线和每个存储串的相交位置为存储单元。与第一字线wl
n-3
连接的存储单元mc0、mc2、mc4以及mc6、与第三字线wl
n-2
连接的存储单元mc8、mc10、mc12以及mc14、与第三字线wl
n-1
连接的存储单元mc16、mc18、mc20以及mc22已执行完
成第一编程操作。
80.在步骤s110中，对与第一字线wl
n-3
连接的、且已执行第一编程操作的第一存储单元mc0执行第二编程操作。
81.在步骤s120中，对位于存储串str0上且与第二字线wln连接的第二存储单元mc1执行第一编程操作。在该实施方式中，第一字线wl
n-3
和第二字线wln之间间隔2条第三字线wl
n-1
和wl
n-2
。
82.在步骤s130中，对位于除存储串str0以外的存储串str1上的存储单元mc2和mc3执行1次第一子步骤，存储串str2上的存储单元mc4和mc5执行1次第一子步骤，存储串str2上的存储单元mc4和mc5执行1次第一子步骤，直至与第一字线wl
n-3
连接的存储单元mc0、mc2、mc4以及mc6完成第二编程操作，与第二字线wln连接的存储单元mc1、mc3、mc5以及mc7完成第一编程操作。与实施方式一相似，可按照不同于存储串str1、str2以及str3的编号顺序来执行第一子步骤，本技术对此不做具体地限定。
83.示例性地，在后续步骤s140中，第四字线wl
n+1
和wl
n+2
可与第二字线wln邻近设置，并且第四字线wl
n+1
和wl
n+2
与第三字线wl
n-1
和wl
n-2
的数量相等。与第四字线wl
n+1
和wl
n+2
连接的存储单元mc9、mc11、mc13、mc15、mc17、mc19、mc21以及mc23均未执行第一编程操作。
84.示例性地，在该步骤中，可对位于相同存储串str0、str1、str2以及str3上的存储单元执行8次第二子步骤。例如，首先，对位于存储串str0上且与第三字线wl
n-2
连接的存储单元mc8执行第二编程操作，对位于存储串str0上且与第四字线wl
n+1
连接的存储单元mc9执行第一编程操作。然后，对位于存储串str1上且与第三字线wl
n-2
连接的存储单元mc10执行第二编程操作，对位于存储串str1上且与第四字线wl
n+1
连接的存储单元mc11执行第一编程操作。接着，对位于存储串str2上且与第三字线wl
n-2
连接的存储单元mc12执行第二编程操作，对位于存储串str2上且与第四字线wl
n+1
连接的存储单元mc13执行第一编程操作。最后，对位于存储串str3上且与第三字线wl
n-2
连接的存储单元mc14执行第二编程操作，对位于存储串str3上且与第四字线wl
n+1
连接的存储单元mc15执行第一编程操作。
85.进一步地，对位于存储串str0上且与第三字线wl
n-1
连接的存储单元mc16执行第二编程操作，对位于存储串str0上且与第四字线wl
n+2
连接的存储单元mc17执行第一编程操作。然后，对位于存储串str1上且与第三字线wl
n-1
连接的存储单元mc18执行第二编程操作，对位于存储串str1上且与第四字线wl
n+2
连接的存储单元mc19执行第一编程操作。接着，对位于存储串str2上且与第三字线wl
n-1
连接的存储单元mc20执行第二编程操作，对位于存储串str2上且与第四字线wl
n+2
连接的存储单元mc21执行第一编程操作。最后，对位于存储串str3上且与第三字线wl
n-1
连接的存储单元mc22执行第二编程操作，对位于存储串str3上且与第四字线wl
n+2
连接的存储单元mc23执行第一编程操作。通过执行8次第二子步骤，使得与第三字线wl
n-2
连接的存储单元mc8、mc10、mc12以及mc14以及与第三字线wl
n-1
连接的存储单元mc16、mc18、mc20以及mc22完成第二编程操作。可选地，可按照不同于存储串str0、str1、str2以及str3的编号顺序来执行第二子步骤，本技术对此不做具体地限定。
86.示例性地，在第三字线或第四字线的数量大于1的情况下，可例如按照上文描述的方法对位于相同存储串上的、且分别与第三字线和第四字线连接的各个存储单元交替地执行第二子步骤。可选地，上述编程操作方法1000中描述的多条第三字线和多条第四字线仅为示例，不用于限制其具体位置。举例而言，如图8c和8d所示，对位于相同存储串上的、且分
别与第三字线和第四字线连接的各个存储单元交替地执行第二子步骤时，不限制多条第三字线或者多条第四字线中的任意一条字线的具体位置。
87.示例性地，在步骤s150中，对在步骤s110中已执行完成第一编程操作的第二存储单元mc1执行第二编程操作。可以理解的是，第二存储单元mc1在第一编程操作和第二编程操作之间间隔22个存储单元的第一编程操作或者第二编程操作。
88.在实施方式三中，图8e示出了8条字线wl
n+3
、wl
n+2
、wl
n+1
、wln、wl
n-1
、wl
n-2
、wl
n-3
以及wl
n-3
和5个存储串str0、str1、str2、str3以及str4。每条字线和每个存储串的相交位置为存储单元。与第一字线wl
n-4
连接的存储单元mc0、mc2、mc4、mc6以及mc8、与第三字线wl
n-3
连接的存储单元mc10、mc12、mc14、mc16以及mc18、与第三字线wl
n-2
连接的存储单元mc20、mc22、mc24、mc26以及mc28以及与第三字线wl
n-1
连接的存储单元mc30、mc32、mc34、mc36以及mc38已执行完成第一编程操作。
89.在步骤s110中，对与第一字线wl
n-4
连接的、且已执行第一编程操作的第一存储单元mc0执行第二编程操作。
90.在步骤s120中，对位于存储串str0上且与第二字线wln连接的第二存储单元mc1执行第一编程操作。在该实施方式中，第一字线wl
n-4
和第二字线wln之间间隔3条第三字线wl
n-1
、wl
n-2
以及wl
n-3。
91.在步骤s130中，对位于除存储串str0以外的存储串str1上的存储单元mc2和mc3执行1次第一子步骤，存储串str2上的存储单元mc4和mc5执行1次第一子步骤，存储串str3上的存储单元mc4和mc5执行1次第一子步骤，存储串str4上的存储单元mc8和mc9执行1次第一子步骤，直至与第一字线wl
n-4
连接的存储单元mc0、mc2、mc4、mc6以及mc8完成第二编程操作，与第二字线wln连接的存储单元mc1、mc3、mc5、mc7以及mc9完成第一编程操作。与实施方式一相似，可按照不同于存储串str1、str2、str3以及str4的编号顺序来执行第一子步骤，本技术对此不做具体地限定。
92.示例性地，在后续步骤s140中，第四字线wl
n+1
、wl
n+2
以及wl
n+3
可与第二字线wln邻近设置，并且第四字线wl
n+1
、wl
n+2
以及wl
n+3
与第三字线wl
n-1
、wl
n-2
以及wl
n-3
的数量相等。与第四字线wl
n+1
、wl
n+2
以及wl
n+3
连接的存储单元mc11、mc13、mc15、mc17、mc19、mc21、mc23、mc25、mc27、mc29、mc31、mc33、mc35、mc37、mc39均未执行第一编程操作。
93.示例性地，在该步骤中，可对位于相同存储串str0、str1、str2、str3以及str4上的存储单元执行15次第二子步骤。例如，首先，对位于存储串str0上且与第三字线wl
n-3
连接的存储单元mc10执行第二编程操作，对位于存储串str0上且与第四字线wl
n+1
连接的存储单元mc11执行第一编程操作。然后，对位于存储串str1上且与第三字线wl
n-3
连接的存储单元mc12执行第二编程操作，对位于存储串str1上且与第四字线wl
n+1
连接的存储单元mc13执行第一编程操作。接着，对位于存储串str2上且与第三字线wl
n-3
连接的存储单元mc14执行第二编程操作，对位于存储串str2上且与第四字线wl
n+1
连接的存储单元mc15执行第一编程操作。接着，对位于存储串str3上且与第三字线wl
n-3
连接的存储单元mc16执行第二编程操作，对位于存储串str3上且与第四字线wl
n+1
连接的存储单元mc17执行第一编程操作。最后，对位于存储串str4上且与第三字线wl
n-3
连接的存储单元mc18执行第二编程操作，对位于存储串str4上且与第四字线wl
n+1
连接的存储单元mc19执行第一编程操作。
94.进一步地，对位于存储串str0上且与第三字线wl
n-2
连接的存储单元mc20执行第二
编程操作，对位于存储串str0上且与第四字线wl
n+2
连接的存储单元mc21执行第一编程操作。然后，对位于存储串str1上且与第三字线wl
n-2
连接的存储单元mc22执行第二编程操作，对位于存储串str1上且与第四字线wl
n+2
连接的存储单元mc23执行第一编程操作。接着，对位于存储串str2上且与第三字线wl
n-2
连接的存储单元mc24执行第二编程操作，对位于存储串str2上且与第四字线wl
n+2
连接的存储单元mc25执行第一编程操作。接着，对位于存储串str3上且与第三字线wl
n-2
连接的存储单元mc26执行第二编程操作，对位于存储串str3上且与第四字线wl
n+2
连接的存储单元mc27执行第一编程操作。接着，对位于存储串str4上且与第三字线wl
n-2
连接的存储单元mc28执行第二编程操作，对位于存储串str3上且与第四字线wl
n+2
连接的存储单元mc29执行第一编程操作。
95.进一步地，对位于存储串str0上且与第三字线wl
n-1
连接的存储单元mc30执行第二编程操作，对位于存储串str0上且与第四字线wl
n+3
连接的存储单元mc31执行第一编程操作。然后，对位于存储串str1上且与第三字线wl
n-1
连接的存储单元mc32执行第二编程操作，对位于存储串str1上且与第四字线wl
n+3
连接的存储单元mc33执行第一编程操作。接着，对位于存储串str2上且与第三字线wl
n-1
连接的存储单元mc34执行第二编程操作，对位于存储串str2上且与第四字线wl
n+3
连接的存储单元mc35执行第一编程操作。接着，对位于存储串str3上且与第三字线wl
n-1
连接的存储单元mc36执行第二编程操作，对位于存储串str3上且与第四字线wl
n+3
连接的存储单元mc37执行第一编程操作。最后，对位于存储串str3上且与第三字线wl
n-1
连接的存储单元mc38执行第二编程操作，对位于存储串str3上且与第四字线wl
n+3
连接的存储单元mc38执行第一编程操作。
96.示例性地，通过执行15次第二子步骤，使得与第三字线wl
n-3
连接的存储单元mc10、mc12、mc14、mc16以及mc18、与第三字线wl
n-2
连接的存储单元mc20、mc22、mc24、mc26以及mc28以及与第三字线wl
n-1
连接的存储单元mc30、mc32、mc34、mc36以及mc38完成第二编程操作。可选地，可按照不同于存储串str0、str1、str2、str3以及str4的编号顺序来执行第二子步骤，本技术对此不做具体地限定。
97.示例性地，在第三字线或第四字线的数量大于1的情况下，可例如按照上文描述的方法对位于相同存储串上的、且分别与第三字线和第四字线连接的各个存储单元交替地执行第二子步骤。可选地，上述编程操作方法中描述的多条第三字线和多条第四字线仅为示例，不用于限制其具体位置。举例而言，对位于相同存储串上的、且分别与第三字线和第四字线连接的各个存储单元交替地执行第二子步骤时，不限制多条第三字线或者多条第四字线中的任意一条字线的具体位置。
98.示例性地，在步骤s150中，对在步骤s110中已执行完成第一编程操作的第二存储单元mc1执行第二编程操作。可以理解的是，第二存储单元mc1在第一编程操作和第二编程操作之间间隔38个存储单元的第一编程操作或者第二编程操作。
99.根据实施方式一至实施方式三提供的编程操作方法可知，第二存储单元(例如，mc1)的第一编程操作和第二编程操作之间间隔2n(m+1)-2个存储单元的编程操作(包括第一编程操作和第二编程操作)。其中，m为第三字线的数量，n为每条字线连接的存储单元的数量。需要说明的是，每条字线(包括第一字线、第二字线、第三字线以及第四字线)连接的存储单元的数量均相同。
100.图10是相关技术的编程操作方法中各个存储单元执行编程操作的顺序示意图。图
10示出了2条字线wl’n
和wl’n-1
以及4个存储串str0’、str1’、str2’以及str3’。每条字线和每个存储串的相交位置为存储单元。
101.如图10所示，在相关技术中，首先，对字线wl’n-1
连接的存储单元mc0’、mc1’、mc2’以及mc3’按照其位于的存储串的编号顺序依次第一编程操作。进一步地，对字线wl’n-1
邻近的字线wl’n
连接的存储单元mc4’、mc5’、mc6’以及mc7’按照其位于的存储串的编号顺序依次第一编程操作。进一步地，再次对字线wl’n-1
连接的存储单元例如mc0’执行第二编程操作。如此，存储单元例如mc0’在第一编程操作和第二编程操作之间间隔7个存储单元的第一编程操作。
102.根据上文所描述的相关技术中编程操作方法容易得出，存储单元(例如，mc’0)的第一编程操作和第二编程操作之间间隔2n-1个存储单元的编程操作(即，第一编程操作)。其中，n为每条字线连接的存储单元的数量。
103.在每条字线连接的存储单元的数量相同的情况下，本技术提供的编程操作方法1000与相关技术相比，对一个存储单元执行第一编程操作和第二编程操作之间的间隔(即，其它存储单元执行编程操作的间隔)的差值为[2n(m+1)-2]-(2n-1)＝2nm-1。根据n和m表示的物理含义，n和m均为大于1的正整数，由此可知，上述差值为大于1的正整数。换言之，与现有技术相比，本技术提供的非易失性存储装置的编程操作方法1000有利于增加存储单元执行第一编程操作与第二编程操作之间间隔(即，其它存储单元执行编程操作的间隔)。
[0104]
图11是根据相关技术与本技术实施方式的编程操作方法对存储单元执行第二编程操作后的阈值电压漂移情况的示意图。如图11所示，粗实线表示存储单元执行第二编程操作时的阈值电压分布，虚线表示采用相关技术对存储单元执行第二编程操作之后(例如，小于1s内)的阈值电压分布，细实线表示采用本技术提供的编程操作方法1000对存储单元执行第二编程操作之后(例如，小于1s内)的阈值电压分布。可以理解的是，对于一个存储单元在执行第一编程操作之后，位于浅能级的电荷(例如，电子)会随着时间推移退回到沟道层中，而本技术提供的非易失性存储装置的编程操作方法1000通过增加存储单元执行第一编程操作与第二编程操作之间间隔(即，其它存储单元执行编程操作的间隔)，能够使更多位于浅能级电荷(例如，电子)在第一编程操作之后退回到沟道层中，进而使该存储单元经过第二编程操作之后的电荷(例如，电子)更多地位于深能级，有利于减弱阈值电压向减小的方向的趋势，有利于增加读取窗口增大。
[0105]
图12a和图12b是根据本技术实施方式的非易失性存储系统2000a和2000b的功能框图。如图12a和12b所示，非易失性存储系统2000a或2000b包括至少一个非易失性存储装置2100和控制装置2200。
[0106]
非易失性存储装置2100可与上文中任意实施方式的所描述的非易失性存储装置相同，本技术对此不再赘述。
[0107]
控制装置2200可通过例如通道(未示出)控制非易失性存储装置2100，并且非易失性存储装置2100可基于控制装置2200的控制而执行操作。非易失性存储装置2100可通过通道从控制装置2200接收命令和地址并且访问响应于该地址而从存储单元阵列110(参考图1)中选择的区域。换言之，非易失性存储装置2100可对由地址选择的区域执行与命令相对应的内部操作。更具体地，控制装置2200可通过通道发送执行上文中任意实施方式的所描述的编程操作方法1000的命令以及地址，使非易失性存储装置2100执行该编程操作方法。
[0108]
在一些示例中，控制装置2200和一个或多个非易失性存储装置2100可被集成到各种类型的存储系统中，换言之，存储系统2000a、2000b可被实施并且封装到不同类型的最终电子产品中。在如图12a中所示的一个示例中，控制装置2200和单个非易失性存储装置2100可被集成到存储卡形式的非易失性存储系统2200a中。存储卡可包括pc卡(pcmcia，个人计算机存储卡国际协会)、紧凑闪存(cf)卡、智能媒体(sm)卡、存储棒、多媒体卡(mmc、rs-mmc、mmcmicro)、sd卡(sd、minisd、microsd、sdhc)、通用闪存存储卡(ufs)等。存储卡形式的非易失性存储系统2200a还可包括将其与主机(未示出)耦合的存储卡连接器2300a。
[0109]
在如图12b中所示的另一示例中，控制装置2200和多个非易失性存储装置2100可被集成到固态硬盘(ssd)形成的非易失性存储系统2000b中。固态硬盘(ssd)还可包括将其与主机耦合的ssd连接器2300b。在一些实施方式中，固态硬盘(ssd)的存储容量和/或操作速度可高于存储卡的存储容量和/或操作速度。
[0110]
以上描述仅为本技术的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。