用于确定存储器的参考电压的装置、方法和系统的制作方法
【专利说明】用于确定存储器的参考电压的装置、方法和系统
[0001]相关申请本申请是基于2012年11月30日提交的美国临时专利申请N0.61/731，906的非临时申请，并要求所述临时申请的优先权的权益。特此通过引用并入临时申请N0.61/731,906。
技术领域
[0002]本发明的实施例总地涉及存储器系统，并且更具体但非排他性地涉及对存储器设备的参考电压的配置。
【背景技术】
[0003]集成芯片技术不断演进。计算和通信设计正在将更多的功能、更高的处理和传输速度、更小的特征尺寸、更多的存储器等并入更小和更鲁棒的架构中。半导体存储器尤其正在以迅猛的速度演进。存储器设备具有降低的功率要求，增加的容量、增加的操作频率、降低的延迟等，所有这些同时按照摩尔定律以指数密度提升。
[0004]为了降低功率或以其它方式调节性能，双倍数据速率(LPDDR 4)、交叉点存储器、相变存储器(PCM)和其它存储器技术正在并入各种特征，诸如替代的端接方案。可以包括VDDQ或VSSQ端接的这些方案通常为各种使用模型下的功率效率提供相对简单的存储器管理。然而，这些端接方案趋向于以其它性能考虑(诸如I/o信号错误的接收侧管理)为代价而出现。该问题的一个起因是这样的端接对集成电路制造处理中的变化的影响的敏感性，这继而可能降低信令性能。这是针对为存储器系统提供改进的技术和机制以计及信号变化的不断增长的需求的一个原因。
【附图说明】
[0005]在附图的各图中作为举例而非限制示出了本发明的各个实施例，并且在附图中: 图1是示出用于根据实施例来操作存储器的平台的元件的框图。
[0006]图2A是示出根据实施例要不同地确定的参考电压要素的时序图。
[0007]图2B是示出根据实施例要容纳的参考电压变化的要素的眼图。
[0008]图3是示出根据实施例要被配置用于不同参考电压的存储器设备的元件的框图。
[0009]图4A是示出根据实施例用于控制存储器设备的方法的要素的流程图。
[0010]图4B是示出根据实施例用于配置多个参考电压的方法的要素的流程图。
[0011]图5A和5B是示出根据各个实施例用于不同地实现不同参考电压的电路的元件的框图。
[0012]图6是示出根据实施例用于实现不同参考电压的系统的元件的电路图。
[0013]图7示出了根据实施例用于标识参考电压电平的模式寄存器值的表格。
[0014]图8是示出根据实施例用于配置参考电压的计算系统的元件的框图。
[0015]图9是示出根据实施例用于配置参考电压的移动设备的元件的框图。
【具体实施方式】
[0016]本文中讨论的实施例不同地提供了用于基于不同参考电压电平操作存储器设备的技术和机制。如本文中所使用的，“参考电压电平”(或者简称为“参考电压”或“Vref”)指的是用作用于区别给定信号表示第一逻辑状态还是第二逻辑状态的阈值的电压电平。某些实施例不同地提供了针对参考电压电平的高粒度控制一一例如包括在存储器设备的个体I/O电路级的控制，I/O电路分别与总线的不同相应信号线相对应。本文在配置参考电压电平用于对经由数据总线的不同相应信号线接收的信号进行处理的上下文中讨论了某些实施例。然而，可以对这样的讨论进行扩展以附加地或可替代地应用于配置参考电压电平来用于对经由信号线的各种集合中的任意集合接收的信号进行处理。
[0017]图1示出了根据实施例用于提供多个参考电压的系统100的元件。系统100可以包括耦合到存储器控制器120的存储器设备110—一例如，其中，存储器控制器120用于为包括在系统100中或耦合到系统100的主机处理器140提供对存储器设备110的访问。
[0018]存储器设备110可以包括例如具有多行存储器单元的各种类型的存储器技术中的任意一种，其中，数据是经由字线或等价物可访问的。在一个实施例中，存储器设备110包括动态随机存取存储器(DRAM)技术。存储器设备110可以是系统100的较大的存储器设备(未示出)内的集成电路封装。例如，存储器设备110可以是诸如双列直插存储器模块(DIMM)的存储器模块的DRAM设备。
[0019]存储器设备110可以包括存储器资源114，存储器资源114代表存储器的一个或多个逻辑和/或物理群组。一个这样成群组的存储器的示例是存储器资源组，例如，其可以包括布置成行和列的存储单元的阵列。存储器设备110可以包括:用于至少部分促进对存储器资源114的访问的访问逻辑118—一例如，其中为服务来自存储器控制器120的一个或多个命令而提供这样的访问。访问逻辑118可以包括存储器设备110的逻辑或者结合存储器设备110的逻辑来进行操作，存储器设备110的逻辑根据常规技术来提供资源访问一一例如，其中输入/输出(I/O)电路112和/或访问逻辑118的功能用本文中讨论的附加功能来对这样的常规技术进行补充。作为说明而非限制，访问逻辑118可以包括或耦合到列逻辑和/或行逻辑(未示出)，列逻辑和/或行逻辑用于将访问指令解码到存储器资源114内的正确存储器位置。
[0020]存储器控制器120可以通过一个或多个总线(如由说明性命令/地址(CA)总线165表示的)向存储器设备110发送命令或指令。这样的命令可由存储器设备110解释一一例如，包括存储器设备110对命令信息进行解码以便在存储器内执行各种访问功能和/或利用列逻辑和/或行逻辑对地址信息进行解码。例如，这样的逻辑可以利用列地址选通或信号(CAS)与行地址选通或信号(RAS)的组合对存储器资源114中的特定位置进行访问。可以根据已知的存储器架构或其衍生物来实现存储器的行。简而言之，存储器资源14的行包括一个或多个可寻址列的存储器单元，如由存储器110的列逻辑生成的CAS所标识的。这些行可分别是经由由存储器110的行逻辑生成的RAS不同地可寻址的。
[0021]对存储器资源114的访问可以是出于经由耦合到存储器110的I/O电路112的数据总线写入所交换的数据一一和/或读取要交换的数据的目的。例如，N个数据总线信号线DQ (1:N)160可以将I/O电路112耦合到存储器控制器120和/或一个或多个其它存储器设备(未不出)。
[0022]在实施例中，I/O电路112进行操作以便对经由DQ (1:N) 160接收的信号进行处理例如，以便不同地标识这样的?目号为表不多种逻辑状态中的任意一种例如，多种逻辑状态包括逻辑高(“ I ”)状态和逻辑低(“ O ”)状态。这样的处理可以基于参考电压，这些参考电压分别用作用于不同地区分与逻辑高状态相对应的电压和与逻辑低状态相对应的其它电压的相应基础。
[0023]存储器设备110可以包括配置逻辑116，用于确定用于对经由信号线DQ (1:Ν)160中的至少一个信号线接收的信号进行处理的第一参考电压电平和用于对经由信号线DQ(1:Ν) 160中的至少另一个信号线接收的信号进行处理的第二参考电压电平一一与第一参考电压电平不同。例如，存储器控制器135可以包括检测逻辑130，用于对DQ (1:Ν)160中的一些或所有的相应电压摆动特性进行评估。基于这样的评估，存储器控制器120的命令逻辑135可以传送一一例如经由CA 165一一向配置逻辑116指定或以其它方式指示分别用于DQ (1:Ν) 160中不同的相应一个或多个的多个参考电压电平的信息。作为响应，配置逻辑116可以向I/O电路112提供或以其它方式指示要用于对经由DQ (1:Ν)160中不同的相应信号线接收的信号进行处理的参考电压电平。
[0024]图2Α示出了信号(诸如经由I/O电路112接收的信号)的时序图200。时序图200示出了可以根据本文中讨论的技术解决的电压电平变化的一个示例。更具体地说，时序图200示出了表现出电平VinDC最大值与VinDC低之间的相对大的电压摆动的一个信号，以及表现出VinDC最大值与高于VinDC低的另一个电压电平之间的相对小的电压摆动的第二个信号。这两个信号可由I/O电路112 (例如)同时经由同一总线一一例如同一数据总线一一的不同信号线接收。可替代地，这两个信号可在不同时间经由总线的同一信号线接收。虽然某些实施例在此方面不受限制，但时序图200中示出的电压变化可以产生自IC制造工艺的变化，例如，所述变化包括片内端接(on-die terminat1n, ODT)或其它信号电路特性的变化。
[0025]时序图200还分别针对这两个信号中不同的相应信号示出了有效参考电压值Vref小和有效参考电压值Vref大。Vref小和Vref大可以用作不同的参考值以分别针对它们的相应信号来不同地区分逻辑低状态和逻辑高状态。
[0026]图2B示出了眼图210，眼图210针对同一数据总线的不同信号线DQx、DQy、DQz示出了相应的中心电压VcentDQx、VcentDQy > VcentDQz。某些实施例基于对中心电压VcentDQx> VcentDQy> VcentDQz之间的变化的识别，并且可以通过为经由信号线DQx、DQy、DQz接收的相应信号提供不同的Vref电平来改进存储器设备的性能。
[0027]图3示出了根据实施例用于提供多个参考电压的存储器设备300的元件。存储器设备300可以结合存储器控制器(诸如存储器控制器120)进行操作。例如，存储器设备300可以包括存储器设备110的一个或多个特征。虽然某些实施例在此方面不受限制，但存储器设备300可以支持LPDDR 4和/或双倍数据速率标准存储器操作的各种标准中的任意一种。
[0028]在实施例中，存储器设备300包括访问逻辑360和存储器资源370，其例如提供访问逻辑