集成电路以及利用其测试半导体器件的方法
【专利说明】集成电路以及利用其测试半导体器件的方法
[0001]相关申请的交叉引用
[0002]本申请要求2014年4月8日提交的申请号为10-2014-0041815的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的各种实施例涉及半导体设计技术，且更具体而言，涉及测试半导体器件。
【背景技术】
[0004]通常，半导体器件在出货之前要通过各种类型的测试，并且通过测试来验证半导体器件的操作。
[0005]当对半导体器件执行各种类型的测试时，在每个测试期间产生失败信息。基于失败信息，可以采用各种方式来修复半导体器件以校正失败，使得器件正常地执行操作。
[0006]如上所述，需要执行各种类型的测试，并且每当执行一个测试可能产生各条失败信息。然而，每当完成每个测试时就立即提供失败信息，对修复半导体器件而言可能效率非常低。
[0007]因而，顺序地并且密集地执行多个测试，将每个测试中产生的多条失败信息共同地储存在特定的储存器中，然后执行用于相应测试的修复操作。
[0008]图1是用于描述在测试器所包括的储存空间中储存测试失败信息的现有方法的图。
[0009]供作参考，图1图示用于储存与诸如DDR SDRAM的半导体存储器件中的多个缺陷存储器单元有关的信息的方法。然而，这是一个实例，在用于半导体器件的测试工艺期间可能产生各条失败信息。
[0010]由于多个存储器单元被布置成阵列，所以需要行地址和列地址来指明发生失败的缺陷存储器单元。
[0011]因而，现有的方法在测试设备的储存器中储存缺陷存储器单元的行地址和列地址。
[0012]在对多个存储器单元执行多个测试时，可以重复地对相同的存储器单元执行失败判断。
[0013]然而，由于多个测试是顺序地并且紧密地执行的，因此未通过测试中的任何测试的存储器单元的行地址和列地址都被储存，无论相应的失败信息是否彼此重叠。
[0014]因而，可能重复地储存了表示相同存储器单元的行地址和列地址。例如，参见图1，列/行地址1/2、4/4和7/8在第一测试中被确定为失败地址并且被储存。然后，列/行地址1/2、4/4和7/8在第二测试中被再次确定为失败地址并且被储存。出现这样的情况是因此当施加多个测试时很可能在缺陷存储器单元中反复出现错误。
[0015]当在相应测试期间产生的多个失败信息被重复地储存时，需要增加用于储存失败信息的储存空间，导致测试成本不可避免地增加。
【发明内容】
[0016]各种实施例针对集成电路、包括所述集成电路的测试器以及所述测试器的操作方法，所述集成电路可以在顺序地并且紧密地执行多个测试时将重叠失败信息所引起的储存空间的增加最小化。
[0017]在本发明的一个实施例中，一种集成电路可以包括:第一失败信息储存单元至第三失败信息储存单元；输入选择单元，其适于将每当对待测器件(DUT)执行多个测试中的每个时产生的多条失败信息交替地储存在第一失败信息储存单元和第二失败信息储存单元中；以及储存选择单元，其适于将来自未被输入选择单元选中的第一失败信息储存单元或第二失败信息储存单元的多条失败信息迀移至所述第三失败信息储存单元，同时在迀移中排除重叠失败信息。
[0018]每当对DUT执行测试中的每个时，储存选择单元可以以与输入选择单元的选择相反的方式来选择第一失败信息储存单元或第二失败信息储存单元，以及将储存在选中的失败信息储存单元中的多条失败信息传送并且储存在第三失败信息储存单元中，其中，重叠失败信息仅被储存一次。
[0019]储存选择单元可以将从储存在选中的失败信息储存单元中的多条失败信息排除了与储存在第三失败信息储存单元中的多条失败信息重叠的重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中，然后将选中的失败信息储存单元初始化。
[0020]储存选择单元可以包括:输出选择单元，其适于每当对DUT执行测试中的每个时，以与输入选择单元的选择相反的方式来选择第一失败信息储存单元或第二失败信息储存单元，以及在对DUT执行全部的测试之后，在第一失败信息储存单元和第二失败信息储存单元之间选择当对DUT执行最后的测试时由输入选择单元选中的失败信息储存单元；以及储存操作单元，其适于将储存在由输出选择单元选中的失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，以及将根据比较结果排除重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中。
[0021]输入选择单元可以将每当对DUT执行多个测试之中的奇数编号的测试时产生的多条失败信息储存在第一失败信息储存单元中，以及将每当对DUT执行多个测试之中的偶数编号的测试时产生的多条失败信息储存在第二失败信息储存单元中。
[0022]每当对DUT执行多个测试之中的偶数编号的测试时，输出选择单元将第一失败信息储存单元的输出端子与储存操作单元耦接，而不将第二失败信息储存单元的输出端子与储存操作单元耦接；每当对DUT执行多个测试之中的奇数编号的测试时，输出选择单元将第二失败信息储存单元的输出端子与储存操作单元耦接，而不将第一失败信息储存单元的输出端子与储存操作单元耦接；当多个测试之中的最后的测试为奇数编号的测试时，在对DUT执行全部的测试之后的预定时段，输出选择单元将第一失败信息储存单元的输出端子与储存操作单元耦接，而不将第二失败信息储存单元的输出端子与储存操作单元耦接；以及当多个测试之中的最后的测试为偶数编号的测试时，在对DUT执行全部的测试之后的预设时段，输出选择单元将第二失败信息储存单元的输出端子与储存操作单元耦接，而不将第一失败信息储存单元的输出端子与储存操作单元耦接。
[0023]当储存操作单元可以经由输出选择单元的操作与第一失败信息储存单元的输出端子耦接时，储存操作单元将储存在第一失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在第一失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在第一失败信息储存单元中的全部的多条失败信息。
[0024]当储存操作单元可以经由输出选择单元的操作与第二失败信息储存单元的输出端子耦接时，储存操作单元将储存在第二失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在第二失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在第二失败信息储存单元中的多条失败信息。
[0025]在本发明的一个实施例中，一种集成电路可以包括:第一失败信息储存单元至第三失败信息储存单元；输入选择单元，其适于在第一操作模式中，将对待测器件(DUT)执行多个测试中的每个时产生的多条失败信息交替地储存在第一失败信息储存单元和第二失败信息储存单元中；以及储存选择单元，其适于在第一操作模式期间，将来自未被输入选择单元选中的第一失败信息储存单元或第二失败信息储存单元的多条失败信息迀移至第三失败信息储存单元，同时在迀移中排除重叠失败信息。
[0026]在第一操作模式期间，每当对DUT执行测试中的每个时，储存选择单元可以以与输入选择单元的选择相反的方式来选择第一失败信息储存单元或第二失败信息储存单元，以及将储存在选中的失败信息储存单元中的多条失败信息传送并储存至第三失败信息储存单元中，其中，与储存在第三失败信息储存单元中的多条失败信息重叠的重叠失败信息仅被储存一次。
[0027]在第一失败信息储存单元和第二失败信息储存单元被设定成集成失败信息储存单元的第二操作模式期间，当第一失败信息储存单元的输出端子可以与第二失败信息储存单元的输入端子耦接、或者第二失败信息储存单元的输出端子与第一失败信息储存单元的输入端子耦接时，输入选择单元将每当对DUT执行测试中的每个时产生的多条失败信息储存在集成失败?目息储存单兀中。
[0028]在第一操作模式期间，储存选择单元可以将通过从储存在选中的失败信息储存单元中的多条失败信息中排除重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中，然后将选中的失败信息储存单元初始化；以及在第二操作模式期间，储存选择单元可以将通过从储存在集成失败信息储存单元中的多条失败信息中排除重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中，然后将集成失败信息储存单元初始化。
[0029]其中，储存选择单元可以包括:输出选择单元，其适于每当在第一操作模式期间对DUT执行测试中的每个时以与输入选择单元的选择相反的方式来选择第一失败信息储存单元或第二失败信息储存单元，在对DUT执行全部的测试之后，在第一失败信息储存单元和第二失败信息储存单元之间选择当对DUT执行最后的测试时由输入选择单元选中的失败信息储存单元，以及在第二操作模式中选择集成失败信息储存单元；以及储存操作单元，其适于将储存在由输出选择单元选中的失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，以及将根据比较结果排除重叠失败信息所获得的剩余失败信息储存在第三失败信息储存单元中。
[0030]输入选择单元可以将每当在第一操作模式期间对DUT执行多个测试之中的奇数编号的测试时产生的多条失败信息储存在第一失败信息储存单元中，将每当在第一操作期间对DUT执行多个测试之中的偶数编号的测试时产生的多条失败信息储存在第二失败信息储存单元中，以及将每当在第二操作模式期间对DUT执行多个测试中的每个时产生的多条失败?目息储存在集成失败?目息储存单兀中。
[0031]每当在第一操作模式期间对DUT执行多个测试之中的偶数编号的测试时，输出选择单元将第一失败信息储存单元的输出端子与储存操作单元耦接，而不将第二失败信息储存单元的输出端子与储存操作单元耦接；每当在第一操作模式期间对DUT执行多个测试之中的奇数编号的测试时，输出选择单元将第二失败信息储存单元的输出端子与储存操作单元耦接，而不将第一失败信息储存单元的输出端子与储存操作单元耦接；当在第一操作模式期间多个测试之中的最后的测试是奇数编号的测试时，在对DUT执行全部的测试之后的预设时段，输出选择单元将第一失败信息储存单元的输出端子与储存操作单元耦接，而不将第二失败信息储存单元的输出端子与储存操作单元耦接；当在第一操作模式期间多个测试之中的最后的测试是偶数编号的测试时，在对DUT执行全部的测试之后的预设时段，输出选择单元将第二失败信息储存单元的输出端子与储存操作单元耦接，而不将第一失败信息储存单元的输出端子与储存操作单元耦接；以及每当在第二操作模式期间对DUT执行测试中的每个时，输出选择单元在对DUT执行全部的测试之后的预定时段，将集成失败信息储存单元的输出端子与储存操作单元耦接。
[0032]当储存操作单元经由输出选择单元的操作与第一失败信息储存单元的输出端子耦接时，储存操作单元将储存在第一失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在第一失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在第一失败信息储存单元中的全部的多条失败信息。
[0033]当储存操作单元可以经由输出选择单元的操作与第二失败信息储存单元的输出端子耦接时，储存操作单元将储存在第二失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在第二失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在第二失败信息储存单元中的多条失败信息。
[0034]当储存操作单元可以经由输出选择单元的操作与集成失败信息储存单元的输出端子耦接时，储存操作单元将储存在集成失败信息储存单元中的多条失败信息与储存在第三失败信息储存单元中的多条失败信息进行比较，仅从储存在集成失败信息储存单元中的多条失败信息中选择不与储存在第三失败信息储存单元中的多条失败信息重叠的失败信息，将选中的信息储存在第三失败信息储存单元中，然后删除储存在集成失败信息储存单元中的多条失败信息。
[0035]在本发明的一个实施例中，提供了一种测试半导体器件的方法。所述方法可以包括:将每当对半导体器件执行多个测试之中的奇数编号的测试时产生的多条失败信息储存在第一失败信息储存空间中；将每当对半导体器件执行多个测试之中的偶数编号的测试时产生的多条失败信息储存在第二失败信息储存空间中；当第一失败信息储存空间中储存有多条失败信息时，将储存在第二失败信息储存空间中的多条失败信息迀移至第三失败信息储存空间，其中，与储存在第三失败信息储存空间中的多条失败信息重叠的重叠失败信息仅被储存一次；以及当第二失败信息储存空间中储存有多条失败信息时，将储存在第一失败信息储存空间中的多条失败信息迀移至第三失败信息储存空间，其中，重叠失败信息仅被储存一次。
[0036]当多个测试之中的最后的测试是奇数编号的测试时，在对半导体器件执行全部的测试之后，储存在第一失败信息储存空间中的多条失败信息被迀移至第三失败信息储存空间，其中，与储存在第三失败信息储存空间中的多条失败信息重叠的重叠失败信息仅被储存一次，以及当多个测试之中的最后的测试可以是偶数编号的测试时，在对半导体器件执行全部的测试之后，储存在第二失败信息储存空间中的多条失败信息被迀移至第三失败信息储存空间，其中，与储存在第三失败信息储存空间中的多条失败信息重叠的重叠失败信息仅被储存一次。
【附图说明】
[0037]图1是图示用于将测试失败信息储存在测试器所包括的储存空间中的现有方法的图。
[0038]图2A至图2E是图示根据本发明的第一实施例的集成电路的图。
[0039]图3A至图3C是图示根据本发明的第二实施例的集成电路的图。
【具体实施方式】
[0040]下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分地传达本发明的范围。在本公开中，相似的附图标记在本发明的各附图和实施例中表不相似的部分。
[0041]在附图中，为了便于图示，部件的厚度和长度与实际的物理厚度和长度相比被夸大。在以下描述中，可能省略了已知的相关功能和组成的详细解释，以避免不必要地模糊本发明的主题。此外，“连接/耦接”表示一个部件与另一个部件直接耦接，或经由另一个部件间接耦接。在本说明书中，只要未在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或更多个部件、步骤、操作以及元件。
[0042]图2A至图2E是图示根据本发明的第一实施例的集成电路200的图。