一种可防止旁路攻击的非挥发存储器的读电路的制作方法
【技术领域】
[0001]本发明属于半导体存储器技术领域，具体涉及一种非挥发存储器的读电路，特别涉及一种可抗旁路攻击窃取数据的非挥发存储器读电路。
【背景技术】
[0002]信息时代，在信息技术给人们提供便利的同时，也带来了一个严峻的问题，那就是信息安全，尤其是敏感数据的安全性问题。
[0003]尽管目前在信息安全研究领域，对安全加密的算法层、加密电路层等方面提出了很多技术，但是从敏感数据存储的角度来看，如果存储器在读写操作时产生了各种泄露信息，这些信息被称为旁路信息，也会使得攻击者从中探寻到所存储的敏感数据。这类攻击就是旁路攻击，旁路攻击对于存储器有效的前提是存储器读O和读I的信号存在差异。因而需要提出能够提供读O和读I时的信号一致性的存储器读电路设计。而在旁路攻击中，功耗分析类的攻击是目前最常用的手段，它依靠对电子设备运行时所泄露的功耗信号的测量和统计分析，推断出包含的敏感信息。
[0004]半导体存储器使用O或者I的数据组合来存储信息，组成大容量存储器的每个存储器件单元可以存储一个数据(O或者I)。通常，以掉电后存储器的数据是否继续存储在存储器中判断，存储器可以分为挥发存储器和非挥发存储器，其中非挥发存储器掉电后数据能继续保持。由于大多数敏感数据需要永久存储，因此多存储在系统中的非挥发存储器中。
[0005]现有技术中，美国专利US5917754提出一种带平衡读电路模块的结构，如图1所示。该结构包括由灵敏放大器103、存储单元101、冗余单元I 102构成的存储单元读模块，和由平衡灵敏放大器106、平衡单元104、冗余单元2 105、调整电路107构成的平衡模块。平衡放大器和灵敏放大器结构相同，而平衡单元为一个处于导通态的单元。根据灵敏放大器103读出的存储单元的数据不同，可以打开或者不打开平衡模块，以平衡总的读功耗。即，当存储单元为导通态时，流经存储单元的电流较大，输出数据为I，将不打开平衡模块，而当存储单元未非导通态时，流经存储单元的电流非常小，输出数据为0，将打开平衡模块，由于平衡单元为导通态，因而将经过较大的电流，这样使得读取O和读取I消耗的能量得到平衡，其效果如图2所示。
[0006]从图2可以看出，该技术存在的问题是，该结构是在正常读取数据之后，再根据所读取的数据开启一个平衡读取模块的读操作，以平衡总的读取能耗，面临的问题:一是总的读取时间延长为两倍时间，二是该结构实质上平衡的是读能耗，而读O和读I的即时功耗曲线却完全不同，这也将成为读旁路信号泄露的源头，为旁路攻击者带来可乘之机。
[0007]另一种现有技术中，由中国专利公开号CN102169723A提出的从存储阵列单元中引入冗余机制的结构，如图3所示。该结构主要针对阻变存储器提出，其中每个存储位包含了两个ITlR (—个晶体管串联一个阻变单元)存储单元结构，其中两个阻变单元总是一个处于高阻一个处于低阻。每次读取操作时，读电流都将同时经过高阻单元和低阻单元，因而使得读取功耗的差异得以消除。该结构的不足在于，每个存储位都包含了两个存储单元，使得阵列面积翻倍，对于小容量应用尚可接受，但是对于稍大容量的应用领域，其阵列面积的增加将难以接受。
[0008]因此，有必要提出一种更加适合基于单个存储单元作为存储位的非挥发存储器的读电路结构，以消除读O和读I时的功耗信号差异，从而抵抗旁路攻击。以阻变存储器为例，即需要提出适合基于ITlR存储位的存储器的读电路设计，以抗功耗分析类的旁路攻击，所提技术也将适用于其它类型的采用单个存储单元构成存储位的各类存储器结构，包括相变存储器、电编程电擦除只读存储器(EEPR0M)、快闪存储器(Flash)等。
【发明内容】
[0009]本发明的目的在于提出一种可抗旁路攻击的非挥发存储器读电路结构，且更加适合基于单个存储单元作为存储位的非挥发存储器，以消除读O和读I时的功耗信号差异，从而抵抗旁路攻击。
[0010]本发明提出的可抗旁路攻击的非挥发存储器读电路结构，有2种，第一种读电路，其结构如图4所示，第二种读电路，其结构如图5所示。
[0011 ] 第一种读电路结构，包括:存储单元401，第一参考单元402，第二参考单元403，电压差放大电路407，灵敏放大器412，以及电流源413，此外，还包括:列选择晶体管:第一晶体管404，两个参考单元列选择晶体管:第二晶体管405和第三晶体管406，两个读使能控制的晶体管:第四晶体管410和第五晶体管411，两个传输门:第一传输门408、第二传输门409 ;其中:
(1)所述存储单元401，可以处于导通态或者非导通态，分别表示存储I或者O数据；
(2)所述处于非导通态的第一参考单元402、处于导通态的第二参考单元403，跟存储单元I是相同结构，分别预先编程为非导通态和导通态；
所述存储单元401可以是阻变存储器单元，其导通态和非导通态分别代表低阻和高阻。相应的，所述非导通态的第一参考单元402可以是处于高阻态的阻变存储器单元。所述导通态的第二参考单元403可以是处于低阻态的阻变存储器单元；
所述存储单元401可以是相变存储器单元，其导通态和非导通态分别代表晶态的低阻和非晶态的高阻。相应的，所述非导通态的第一参考单元402可以是处于非晶态的高阻态的相变存储器单元。所述导通态的第二参考单元403可以是处于晶态的低阻态的相变存储器单元；
所述存储单元401可以是其它类型的存储单元，包括eeprom、flash等，所述导通态和非导通态分别表示其浮栅电荷被编程和被擦除的物理状态。相应的，导通态第一参考单元403和非导通态第二参考单元402可以分别是浮栅电荷被编程和被擦除的状态；
(3)所述列选择晶体管:第一晶体管404，其栅极受列选择信号控制，当列选择信号有效时，该列存储单元被选中；
(4)所述两个参考单元列选择晶体管:第二晶体管405和第三晶体管406，其栅极受参考单元列选择信号控制，当参考单元列选择信号有效时，对应的参考单元列被选中；
(5)所述两个传输门:第一传输门408、第二传输门409，分别用于控制非导通态的第一参考单元402、导通态的第二参考单元403所在列的开关；所述第一传输门408、第二传输门409，其实现可以是互补MOS电路的传输门，也可以是单个MOS管构成的传输门； (6)所述电压差放大电路407，其输入是存储单元所在列的位线电压，将存储单元分别处于导通态、非导通态时的位线电压转换成低电平和高电平输出，该输出连接到第二传输门409的控制端。同时其输出再经过一个反相器414产生一个互补的电平输出，连接到第一传输门408的控制端；
电压差放大电路407的功能是，在电流源的电流施加在存储单兀所在列后，当存储单元处于导通态，存储单元所在列的位线电压为一个较低的电压Vm，当存储单元处于非导通态时，存储单元所在列的位线电压为一个较高的电压VM，但是，Vm和VM的幅度较小，难以达到直接控制第一传输门408、第二传输门409的翻转的幅度，因而，电压差放大电路可以将Vm转换为低电平输出，可将VM转换为高电平输出，同时电压差放大电路407的输出还经过一个反相器414产生互补的信号，这一对互补的信号用来分别控制第二传输门409和第一传输门408的开关，以确保每次只有一列参考列被选中。具体工作过程是，如果电压差放大电路407的输出是高电平，将表明存储单元401处于非导通态，则将开启第二传输门409，电流源413产生的电流将通过第二传输门409 ;反之，如果电压差放大电路407的输出是低电平，将表明存储单元401处于导通态，则将开启第一传输门408，电流源413产生的电流将通过第一传输门408 ；
所述电压差放大电路407，可以有多种实现形式，包括各种能将两个不同的模拟电压进行区分、并转换为低电平和高电平的电路。具体的，包括比较器、翻转电压经过调整的反相器、减法器、单管放大器等；
所述电压差放大电路407，可以包含输出状态初始化电路，该初始化电路初始状态可以使得两列参考单元列的其中一列预先处于打开状态，其目的可以是提高读速度；
所述电压差放大电路407，还可以包含控制电路，该控制电路使得在读使能无效期间，第一传输门408和第二传输门409都关闭，只有在读使能有效期间，再根据电压差放大电路407的实际输出结果决定开启哪个传输门；
(7)所述灵敏放大器412，将存储单元列、根据电压差放大电路407