振荡器和包括该振荡器的存储器装置的制造方法

文档序号:9507173
振荡器和包括该振荡器的存储器装置的制造方法
【专利说明】振荡器和包括该振荡器的存储器装置
[0001]相关申请的交叉引用
[0002]本申请要求2014年6月18日提交的申请号为10-2014-0074188的韩国专利申请和2014年8月14日提交的申请号为10-2014-0105651的韩国专利申请的优先权,上述韩国专利申请以参阅方式全文并入本申请。
技术领域
[0003]本申请涉及振荡器和包括该振荡器的存储器装置。
【背景技术】
[0004]诸如存储器装置、集成电路(1C)芯片、微控制器和激励电路的电路使用周期信号来进行内部电路操作。这些周期信号由振荡器生成并且允许存储器装置操作的同步。
[0005]振荡器的周期信号具有根据振荡器的操作环境而变化的周期。操作环境可以由于温度变化或操作电压变化而变化。为了响应于这样的变化并且优化性能,可以调整周期信号以适合给定的操作环境。
[0006]存储器装置刷新操作是调整振荡器周期信号可以提高性能的示例。存储器装置的存储器单元包括用作开关的晶体管和用于存储电荷(数据)的电容器。电荷是否存储在存储器单元的电容器中,即,电容器的端电压是高或低,表示存储的数据点是高(逻辑1)或低(逻辑2)。
[0007]由于数据在电容器中被存储为电荷,原则上不消耗电力。但是,因为M0S晶体管的PN结等引起的泄露电流,存储在电容器中的初始电荷减少,数据可能会丢失。为了防止这样的数据丢失,存储在存储器单元中的数据必须在数据丢失前被读取,并且根据读取的信息电容器必须被再充电。该再充电操作必须被周期地重复以在已知的被称作刷新操作的过程中保持存储的数据。
[0008]刷新操作包括在存储器装置本身中执行的自刷新操作。自刷新操作具有根据充电保持时间而调整的优化的周期信号。例如,当保持时间长(低温)时,刷新操作可以被延长以减少电流消耗,当保持时间短(高温)时,刷新周期可以被缩短以将数据丢失的可能性降为最小。
[0009]振荡器可以用来调整存储器装置的刷新周期。振荡器可以生成根据温度变化的周期信号。为了防止数据丢失并且将功率消耗降为最小,周期信号的周期需要被精确地调整以使温度适合于存储器装置的操作。

【发明内容】

[0010]各实施例涉及能够阻断由电路的内部部件生成的电容并且根据温度的周期生成精确振荡的周期信号的振荡器。
[0011]并且,各实施例涉及能够将功率消耗降为最小同时使用上述振荡器根据温度优化自刷新周期的存储器装置。
[0012]在一个实施例中,一种振荡器可以包括:比较装置,其适于通过将内节点的内电压与参考电压进行比较生成比较信号;反相单元,其适于将比较信号反相并且将反相的比较信号传送至输出节点;上拉驱动单元,其适于响应于输出节点的电压上拉驱动内节点;放电单元,其适于使内节点放电;和门单元,其联接在内节点和放电单元之间,并且响应于输出节点的电压接通/断开,其中包括在振荡器中的电容性负载的至少部分电联接至内节点。
[0013]在一个实施例中,一种振荡器可以包括:比较装置,其适于通过将内节点的内电压与参考电压进行比较生成比较信号;反相单元,其适于将比较信号反相并且将反相的比较信号传送至输出节点;上拉驱动单元,其适于响应于输出节点的电压上拉驱动内节点;选择单元,其适于响应于选择信息和输出节点的电压生成控制信号;多个放电单元,每一个响应于控制信号操作并且适于使内节点放电;和多个门单元,其联接在内节点和在多个放电单元中的相对应的放电单元之间,并且响应于控制信号接通/断开;其中包括在振荡器中的电容性负载的至少部分电联接至内节点。
[0014]其中门单元的每一个包括彼此以并联形式电联接的NM0S晶体管和PM0S晶体管;反相单元包括奇数个串联联接的反相器;放电单元均包括一个或更多个串联联接的NM0S晶体管,并且其中每个NM0S晶体管均用作二极管。
[0015]在一个实施例中,一种存储器装置可以包括:单元阵列,其包括多个存储器单元;第一信号生成单元,其适于生成具有固定周期的第一信号;第二信号生成单元,其适于生成具有可变周期的第二信号;和控制单元,其适于在自刷新模式下,根据在固定周期和可变周期间较短的一个来刷新存储器单元。第二信号生成单元可以包括:多个放电单元,其适于使内节点放电;和多个门单元,其分别电联接在内节点和多个放电单元之间,并且当选择多个放电单元中的相对应的一个时,每一个门单元根据第二信号操作,其中可变周期对应于由多个放电单元中被选择的放电单元使内节点放电的速度,其中包括在振荡器中的电容器负载的至少部分电联接至内节点。
[0016]其中门单元的每一个均包括彼此以并联形式电联接的NM0S晶体管和PM0S晶体管;多个放电单元中的每一个的放电速度随着其温度下降而减慢,并且随着温度升高而加快,并且第二信号的周期随着温度下降变得更长,并且随着温度升高变得更短。
[0017]其中第二信号生成单元进一步包括:比较单元,其适于通过将内节点的内电压与参考电压进行比较生成比较信号;反相单元,其适于通过使比较信号反相生成第二信号;上拉驱动单元,其适于根据第二信号上拉驱动内节点;以及选择单元,其适于响应于选择信息和第二信号生成控制信号,其中被选择的放电单元是响应于控制信号而被选择的。
[0018]当存储器装置不是处于自刷新模式时,控制单元响应于刷新命令刷新存储器单
J L.ο
[0019]其中控制单元包括:自刷新信号生成器,其适于将第一信号的周期与第二信号的周期进行比较,并且对应于在第一信号和第二信号之中具有较短周期的信号的周期激活自刷新信号;刷新信号生成器,其适于响应于刷新命令激活刷新信号,并且在自刷新模式下响应于自刷新信号激活刷新信号;以及字线控制器,其适于当启用刷新信号时刷新存储器单
J L.ο
[0020]其中自刷新信号生成器将在第一信号和第二信号之中具有较短周期的信号作为自刷新信号来传送,或将通过划分在第一信号和第二信号之中具有较短周期的信号而获得的信号作为自刷新信号来传送。
[0021 ] 在一个实施例中,一种振荡器可以包括:比较装置,其适于通过将内节点的内电压与参考电压进行比较生成比较信号;反相单元,其适于使比较信号反相并且将反相比较信号传送至输出节点;上拉驱动单元,其适于响应于输出节点的电压上拉驱动内节点;和多个放电单元,其适于使内节点当被选择时放电,其中包括在振荡器中的电容性负载的至少部分电联接至内节点。
[0022]其中反相单元包括奇数个串联联接的反相器;每个放电单元在内节点和放电端之间均包括串联联接的一个或更多个二极管;二极管是NM0S晶体管。
[0023]该振荡器进一步包括多个选择元件,每一个分别联接在内节点和多个放电单元之间,或分别联接在放电端和多个放电单元之间,并且当选择多个放电单元中的相对应的放电单元时,每个选择元件均被接通。
[0024]其中在多个放电单元中选择的放电单元的数量随着温度升高而增加,并且随着温度下降而减少。
【附图说明】
[0025]图1是说明振荡器的电路图。
[0026]图2是说明在图1所示的振荡器中包括的晶体管的电路图。
[0027]图3是说明根据本发明的示意性实施例的振荡器的电路图。
[0028]图4是说明根据本发明的示意性实施例的振荡器的电路图。
[0029]图5是说明图1和图4的振荡器的性能的时间与内电压曲线图。
[0030]图6是说明根据本发明的示意性实施例的存储器装置的框图。
[0031]图7是说明使用图1和图4所示的振荡器的存储器装置的温度与刷新周期的曲线图。
[0032]图8是说明根据本发明的示意性实施例的振荡器的电路图。
[0033]图9A至9C是说明根据本发明的示意性实施例的振荡器的电路图。
【具体实施方式】
[0034]下文将参照附图更详细地描述各实施例。但是,本发明可以以不同的形式实现,不应被理解为限制于本文所提出的实施例。而是,提供这些实施例来使本文全面和完整,并且向本领域技术人员完全表达本发明的范围。贯穿全文,相同的附图标记表示本发明各个图和实施例的相同部件。
[0035]图1是说明振荡器的电路图。
[0036]如图1所示,振荡器包括比较单元110、反相单元120、上拉驱动单元130、电容器140、多个放电单元150-1至150-N、多个联接单元160_1至160_N和控制单元170。
[0037]比较单元110将参考电压VREF和内节点IN的电压(下文称为内电压VIN)进行比较,并且输出比较结果A。比较结果A是当参考电压VREF的电平高于内电压VIN的电平时具有高电平的信号,并且是当内电压VIN的电平高于参考电压VREF的电平时具有低电平的信号。
[0038]反相单元120将比较单元110的比较结果A反相、延迟并且输出至输出节点OUT。反相单元120包括奇数个串联联接的反相器INV_1至INV_M。反相单元120具有根据反相器INV_1至INV_M的数量而调整的延迟值。当反相器INV_1至INV_M的数量增加时,反相单元120的延迟值也增加,当反相器INV_1至INV_M的数量减少时,反相单元120的延迟值也减小。输
再多了解一些
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1