振荡器和包括该振荡器的存储器装置的制造方法_2

文档序号:9507173阅读:来源:国知局
出节点OUT的电压具有比较单元110的输出信号的相反值。当比较单元110的比较结果A从低电平转变至高电平时,在经过对应于反相单元120的延迟值的时间之后,输出节点OUT的电压从高电平转变至低电平。另外,当比较单元110的比较结果A从高电平转变至低电平时,在经过对应于反相单元120的延迟值的时间之后,输出节点OUT的电压从低电平转变至高电平。
[0039]上拉驱动单元130响应于输出节点OUT的电压将内节点IN上拉驱动至电源电压VDDo上拉驱动单元130包括在其一端联接至内节点IN并且在其另一端联接至电源电压VDD的PM0S晶体管P,并且响应于输出节点OUT的电压接通/断开。当输出节点OUT的电压在高电平时,上拉驱动单元130断开,并且当输出节点OUT的电压在低电平时,上拉驱动单元130接通,并且将内节点IN上拉驱动至电源电压VDD。
[0040]电容器140被联接至内节点IN,并且存储从上拉驱动单元130传送的电荷。电容器140表示包括电联接至内节点IN的设计电容和寄生电容的电容总和。
[0041]多个放电单元150_1至150_~被联接至内节点IN。当选择放电单元150_1至150_N中的一个时,放电单元150_1至150_N中被选择的一个通过内节点IN使电容器140放电。放电单元150_1至150_N中的每一个都包括一个或更多个串联联接的晶体管N_l〈l:3>至N_N<1: 3>。晶体管N_l〈l: 3>至N_N〈1: 3>的每一个都是NM0S晶体管,其用作具有彼此联接的漏极和栅极的二极管。
[0042]放电单元150_1至150_N分别联接至多个联接单元160_1至160_N。联接单元160_1至160_N被联接至接地电压VSS,并且分别响应于多个选择信号SEL〈1:N>接通/断开。多个联接单元160_1至160_N包括在一端分别联接至相对应的放电单元150_1至150_N和联接至接地电压VSS的NM0S晶体管N_l〈4>至N_N〈4>。NM0S晶体管N_l〈4>至N_N〈4>分别响应于多个选择信号SEL〈1:N>接通/断开。
[0043]控制单元170响应于选择信息SEL_INF选择多个放电单元150_1至150_N的全部或部分,并且生成多个选择信号SEL〈1:N>以响应于输出节点OUT的电压分别接通/断开多个联接单元160_1至160_N。例如,当输出节点OUT的电压处于低电平时,不管是否选择多个放电单元150_1至150_N中相对应的一个,控制单元170都生成选择信号SEL〈1:N>以断开所有联接单元160_1至160_N。也就是,控制单元170停用所有选择信号SEL〈1:N>。另外,当输出节点OUT的电压处于高电平时,控制单元170生成选择信号SEL〈1:N>以接通对应于选择的多个放电单元150_1至150_N中的一个或更多个的多个联接单元160_1至160_N中的一个或更多个。也就是,控制单元170启用选择信号SEL〈1>并且停用选择信号SEL〈2:N>。
[0044]基于上述配置来描述生成周期信号0SC的振荡器的操作。振荡器在输出节点OUT生成具有预定周期的周期信号0SC。下文中,多个放电单元150_1至150_N中的一个放电单元150_1被选作示例。
[0045]当参考电压VREF高于内电压VIN时,比较单元110将具有高电平的信号输出为比较结果A,并且输出节点OUT的电压变为低电平。由于周期信号0SC处于低电平,上拉驱动单元130被接通,并且控制单元170将所有选择信号SEL〈1:N>停用至低电平以断开所有联接单元160_1至160_N。由于所有放电单元150_1至150_N都被去活,随着电容器140被上拉驱动单元130充电,内电压VIN逐渐增加。
[0046]当内电压VIN变得比参考电压VREF更高时,比较单元110的输出信号从高电平转变至低电平,并且经过预定的时间之后,周期信号0SC从低电平转变至高电平。因此,上拉驱动单元130被断开,并且控制单元170将选择信号SEL〈1>启用至高电平以接通对应于选择的放电单元150_1的联接单元160_1,并且停用其它选择信号SEL〈2:N>。然后,当通过选择的放电单元150_1和选择的联接单元160_1使电容器140放电时,内电压VIN逐渐减小。
[0047]当内电压VIN变得低于参考电压VREF时,比较单元110的输出信号从低电平转变至高电平,并且在经过预定的时间后,周期信号0SC从高电平转变至低电平。因此,上拉驱动单元130被接通,并且内电压VIN的电平以上述相同的方式增加。这样,周期信号0SC的电平根据内电压VIN和参考电压VREF之间的数量关系振荡。周期信号0SC的周期根据反相单元120的延迟值、电容器140的充电速度和放电单元150_1至150_N的放电速度而变化。
[0048]具体来说,随着放电单元150_1至150_N的放电速度加快,周期信号0SC的周期变得更短,并且随着放电单元150_1至150_N的放电速度减慢,周期信号0SC的周期变得更长。随着温度升高,放电单元150_1至150_N的放电能力提高,并且随着温度下降,放电单元150_1至150_N的放电能力降低。因此,图1中振荡器生成的周期信号0SC的周期根据温度被调整。
[0049]另外,由于电容器140的放电速度根据在多个放电单元150_1至150_N中选择的放电单元的数量而变化,因此周期信号0SC的周期根据选择的放电单元的数量被调整。例如,当选择的放电单元的数量增加时,周期信号0SC的周期变得更短,当选择的放电单元的数量减少时,周期信号0SC的周期变得更长。
[0050]图2是说明在图1所示的振荡器中包括的晶体管的电路图。
[0051]如图2所示,在包括在每一个放电单元150_1至150_N中的每一个晶体管N_1<1: 3>至N_N〈1: 3>中的漏极D和源极S之间以及在栅极G和源极S之间存在寄生电容
寄生电容CDS和Css延迟电容器140的充电。另外,在多个放电单元150_1至150_N中未被选择的一个放电单元的寄生电容CDS和C(;s延迟电容器140的放电,这由在多个放电单元150_1至150_N中选择的一个放电单元执行。也就是,电容器140的充电和放电被在放电单元150_1至150_N中存在的寄生电容CDS和Css延迟,并且周期信号0SC的周期由于寄生电容CDS和Cm变得比预期或期望周期更长。
[0052]图3是说明根据本发明的示意性实施例的振荡器的电路图。
[0053]如图3所示,振荡器可以包括比较单元310、反相单元320、上拉驱动单元330、电容器340、放电单元350、联接单元360和传输门(pass gate) 370o
[0054]除了传输门370以外,图3所示的振荡器可以与上文参照图1描述的振荡器相同。
[0055]图3的振荡器可以只包括一个放电单元350和联接在放电单元350和内节点IN之间的传输门370。当放电单元350不使电容器340放电时,传输门370可以使放电单元350与内节点IN电绝缘。传输门370可以包括NM0S晶体管NT和PM0S晶体管PT。PM0S晶体管PT和NM0S晶体管NT可以在内节点IN和放电单元350之间以并联形式电联接。
[0056]当输出节点OUT的电压处于低电平时,联接单元360和传输门370可以断开,并且当输出节点OUT的电压处于高电平时,联接单元360和传输门370可以接通。用于参考,在输出节点OUT可以生成周期信号0SC。当传输门370断开时,传输门370可以使放电单元350电绝缘从而使电流不流入放电单元350,由此防止包括在放电单元350中的晶体管N〈l:3>在周期信号0SC的周期上的寄生电容的影响。
[0057]当传输门370包括如图3所示的NM0S和PM0S晶体管两者时,比当传输门370只包括NM0S和PM0S晶体管中的一个更有效。内电压VIN可以在低电平和高电平之间切换。因此,当内电压VIN处于低电平时,内节点IN和放电单元350通过NM0S晶体管NT彼此有效绝缘,或当内电压VIN处于高电平时,内节点IN和放电单元350通过PM0S晶体管彼此有效绝缘。
[0058]图3的振荡器可以根据预期的温度变化在周期信号0SC的周期上有效地阻断放电单元350的寄生电容的影响,使得周期信号0SC具有精确的周期。具体来说,周期信号0SC在特定的温度可以具有更短的周期。
[0059]图4是说明根据本发明的示意性实施例的振荡器的电路图。
[0060]如图4所示,振荡器可以包括比较单元410、反相单元420、上拉驱动单元430、电容器440、多个放电单元450_1至450_N、多个联接单元460_1至460_N、多个传输门470_1至470_N和控制单元480。
[0061]除了分别联接在内节点IN和多个放电单元450_1至450_N之间的多个传输门470_1至470_N以外,图4的振荡器可以与参照图1所述的振荡器相同。
[0062]多个传输门470_1至470_N的每一个除了其控制信号以外可以与参照图3所述的传输门370相同。传输门470_1至47
当前第2页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1