动态随机存取存储器的校准方法及装置的制造方法
【技术领域】
[0001 ] 本发明涉及存储器的校准技术领域，特别是涉及一种DRAM (Dynami c RandomAccess Memory，动态随机存取存储器)的校准方法及装置。
【背景技术】
[0002]DRAM是影响电子设备的操作系统能否稳定工作的一个非常重要的因素，因此在电子设备开机时，一般需要对DRAM进行校准。
[0003]所谓DRAM校准(calibrat1n)，就是为了使得软件可以自动匹配平台的中央处理器(Central Processing Unit, CPU)、DRAM、电压波动、印制电路板(Printed CircuitBoard, PCB)板走线、环境温度等因素所做的较佳调整。
[0004]现有技术中，当电子设备出现故障时(例如无法正常开机时)，技术人员一般可通过分析DRAM校准所产生的校准记录(calibrat1n log)对故障进行分析。详细的，在现有中，技术人员拿到有问题的电子设备之后，一般先对电子设备进行拆机；拆机后，在PCB板上焊接通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,UART) 口 ；焊好UART 口之后，执行DRAM校准并将DRAM校准所产生的校准记录通过该UART 口打印出来，从而得到DRAM校准记录。
[0005]现有技术中，由于DRAM校准记录通过UART 口打印，因此涉及对电子设备的拆机并焊接UART 口的问题。同时，大量的DRAM校准记录通过UART 口打印，所需打印的数据量以及时间消耗均较多。另外，通过UART 口打印DRAM校准记录的方式，只能打印当次的DRAM校准记录，而无法追溯以往的校准记录。
【发明内容】
[0006]本发明实施例提供了一种动态随机存取存储器的校准方法及装置，可以节省开机时间。
[0007]本发明提供了一种动态随机存取存储器的校准方法，所述方法包括:
[0008]对所述动态随机存取存储器进行校准；以及
[0009]在所述校准的过程中，将产生的校准结果记录至一数据结构体中，以便后续透过该数据结构体来读取所述校准结果；
[0010]其中，所述数据结构体包括:
[0011]校准结果数据区，用于记录对所述动态随机存取存储器进行校准所产生的所述校准结果。
[0012]其中，所述校准结果数据区包括:校准结果窗口区、校准结果测试区以及校准结果寄存器区；
[0013]其中，所述校准结果窗口区包括如下至少一项:数据选通信号窗口，命令和地址信号窗口，数据输出信号窗口和数据输入信号窗口 ；
[0014]其中，所述校准结果测试区包括如下至少一项:以CPU读写方式对所述校准结果进行测试得到的第一测试结果和以存储器直接访问方式对所述校准结果进行测试得到的第二测试结果；
[0015]其中，所述校准结果寄存器区包括如下至少一项:寄存器地址、寄存器的第一通道数据以及寄存器的第二通道数据。
[0016]其中，所述数据结构体还包括:
[0017]软件信息区，用于存储对所述动态随机存取存储器进行校准的软件信息；以及
[0018]平台信息区，用于存储对所述动态随机存取存储器进行校准时的平台信息。
[0019]其中，所述软件信息区包括如下至少一项:
[0020]所述数据结构体的头信息、校准软件的日志信息和校准软件的版本信息。
[0021]其中，所述平台信息区包括如下至少一项:
[0022]CPU编号、平台编号、动态随机存取存储器供应商标识、动态随机存取存储器工作速率、CPU工作电压、动态随机存取存储器工作电压、动态随机存取存储器驱动强度、动态随机存取存储器容量组成、动态随机存取存储器容量大小和是否有对动态随机存取存储器进行过完整测试。
[0023]其中，所述校准方法还包括:
[0024]将记录了所述校准结果的所述数据结构体保存于非易失性存储器中；
[0025]其中，所述非易失性存储器为嵌入式多媒体卡、储存型快闪记忆体或者编码型快闪记忆体。
[0026]其中，所述非易失性存储器包括:第一存储区、第二存储区和第三存储区；
[0027]所述第一存储区，用于存储第一数据结构体，所述第一数据结构体记录了所述动态随机存取存储器的出厂状态时的校准结果；
[0028]所述第二存储区，用于存储第二数据结构体，所述第二数据结构体记录了所述动态随机存取存储器正常状态时的校准结果；
[0029]所述第三存储区，用于存储第三数据结构体，所述第三数据结构体记录了所述动态随机存取存储器异常状态时的校准结果。
[0030]其中，所述校准方法还包括:
[0031]将所述存储器中存储的所述数据结构体通过有线或无线网络传递至远端的服务器。
[0032]其中，所述校准方法还包括:
[0033]经由USB 口读取存储在所述非易失性存储器中的所述数据结构体，并保存为二进制文件；
[0034]解析所述二进制文件，得到所述校准结果。
[0035]其中，在将产生的校准结果记录至一数据结构体中的步骤之后，所述校准方法还包括:
[0036]判断对所述动态随机存取存储器的校准是否正常；
[0037]如果不正常，则将记录了所述校准结果的所述数据结构体保存于非易失性存储器中；和/或，将所述数据结构体中记录的所述校准结果输出至打印设备进行打印。
[0038]其中，在对所述动态随机存取存储器进行校准的步骤之前，所述校准方法还包括:初始化所述非易失性存储器。
[0039]本发明还提供了一种动态随机存取存储器的校准装置，所述装置包括:
[0040]校准模块，用于对所述动态随机存取存储器进行校准；以及
[0041]控制模块，与所述校准模块连接，用于在所述校准的过程中，将所述校准模块产生的校准结果记录至一数据结构体中，以便后续透过该数据结构体来读取所述校准结果；
[0042]其中，所述数据结构体包括:
[0043]校准结果数据区，用于记录对所述动态随机存取存储器进行校准所产生的所述校准结果。
[0044]其中，所述校准结果数据区包括:校准结果窗口区、校准结果测试区以及校准结果寄存器区；
[0045]其中，所述校准结果窗口区包括如下至少一项:数据选通信号窗口，命令和地址信号窗口，数据输出信号窗口和数据输入信号窗口 ；
[0046]其中，所述校准结果测试区包括如下至少一项:以CPU读写方式对所述校准结果进行测试得到的第一测试结果和以存储器直接访问方式对所述校准结果进行测试得到的第二测试结果；
[0047]其中，所述校准结果寄存器区包括如下至少一项:寄存器地址、寄存器的第一通道数据以及寄存器的第二通道数据。
[0048]其中，所述数据结构体还包括:
[0049]软件信息区，用于存储对所述动态随机存取存储器进行校准的软件信息；以及
[0050]平台信息区，用于存储对所述动态随机存取存储器进行校准时的平台信息。
[0051 ] 其中，所述软件信息区包括如下至少一项:所述数据结构体的头信息、校准软件的日志信息和校准软件的版本信息；
[0052]所述平台信息区包括如下至少一项:CPU编号、平台编号、动态随机存取存储器供应商标识、动态随机存取存储器工作速率、CPU工作电压、动态随机存取存储器工作电压、动态随机存取存储器驱动强度、动态随机存取存储器容量组成、动态随机存取存储器容量大小和是否有对动态随机存取存储器进行过完整测试。
[0053]其中，所述装置还包括:
[0054]非易失性存储器，与所述控制模块连接，所述控制模块用于将所述数据结构体保存于所述非易失性存储器中；
[0055]其中，所述非易失性存储器为嵌入式多媒体卡、储存型快闪记忆体或者编码型快闪记忆体。
[0056]其中，所述非易失性存储器包括:第一存储区、第二存储区和第三存储区；
[0057]所述第一存储区，用于存储第一数据结构体，所述第一数据结构体记录了所述动态随机存取存储器的出厂状态时的校准结果；
[0058]所述第二存储区，用于存储第二数据结构体，所述第二数据结构体记录了所述动态随机存取存储器正常状态时的校准结果；
[0059]所述第三存储区，用于存储第三数据结构体，所述第三数据结构体记录了所述动态随机存取存储器异常状态时的校准结果。
[0060]其中，所述装置还包括判断模块和输出接口，分别与所述控制模块连接；
[0061]所述判断模块，用于判断对所述动态随机存取存储器的校准是否正常；
[0062]所述控制模块，具体用于:当所述控制模块判断到所述校准不正常时，将记录了所述校准结果的所述数据结构体保存于所述非易失性存储器中，和/或，将所述数据结构体中记录的所述校准结果输出至所述输出接口，再由所述输出接口输出至打印设备进行打印。
[0063]通过上述方案，本发明的有益效果是:本发明将DRAM的校准结果由数据结构体记录，从而免去大量DRAM校准记录的打印，因此能够节省开机时间。
【附图说明】
[0064]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获