一种延迟锁相环及其复位控制方法
【专利说明】
【技术领域】
[0001]本发明涉及延迟锁相环技术领域，特别涉及一种延迟锁相环及其复位控制方法。【【背景技术】】
[0002]请参阅图1和图2所示，DRAM芯片上电后，芯片进入初始化状态，在初始化结束时，芯片系统的系统控制电路会发出延迟锁相环DLL复位的指令，在DLL复位指令后200个时钟周期，系统就会进行读/写操作。在系统进行读/写操作时，需要DLL处于锁定状态，也就是说DLL在复位后200个时钟周期内要锁定。
[0003]现有技术存在的问题:由于一些不可预知的原因，例如电源噪声，输入时钟的抖动等，DLL经常在200个时钟周期内不能锁定，当系统需要进行读/写时，如果DLL没有锁定，
读/写就会出现错误。
【
【发明内容】
】
[0004]本发明的目的在于提供一种延迟锁相环及其复位控制方法，以解决现有延迟锁相环在芯片初始化结束时200个时钟周期内经常无法锁定，导致读/写出现错误的问题。
[0005]为了实现上述目的，本发明采用如下技术方案:
[0006]—种延迟锁相环，包括延迟链、鉴相器、反馈电路、逻辑控制电路、系统控制电路、系统上电检测电路和状态存储电路；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；系统上电检测电路的输出端连接系统控制电路的输入端，系统控制电路的输出端连接逻辑控制电路。
[0007]进一步的，所述系统上电检测电路用于监测DRAM芯片上电时刻；状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值。
[0008]进一步的，系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。
[0009]进一步的，所述系统上电检测电路连接状态存储电路，用于在DRAM芯片上电时复位状态存储电路。
[0010]—种延迟锁相环的复位控制方法，包括以下步骤:系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。
[0011]相对于现有技术，本发明具有以下有益效果:
[0012]本发明，在DRAM上电后系统初始化时，系统控制电路直接产生DLL复位信号让DLL开始进行锁定，由于初始化时间很长，远远超过200个时钟周期，所以DLL肯定可以完全锁定。当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL直接从几乎已经锁定的状态开始锁定，DLL可以很快就处于完全锁定状态。本发明能够在DRAM初始化后进行读/写操作时，保证DLL能够被完全锁定，有效的避免了现有技术中DRAM上电初始化后DLL没有完全锁定就开始读/写操作所引起的读/写错误。
【【附图说明】】
[0013]图1为现有DRAM工作时序示意图；
[0014]图2为现有延迟锁相环的结构示意图；
[0015]图3为本发明延迟锁相环的结构示意图；
[0016]图4为本发明DRAM工作时序示意图。
【【具体实施方式】】
[0017]请参阅图3所示，本发明一种延迟锁相环，包括延迟链、鉴相器、反馈电路、逻辑控制电路、系统控制电路、系统上电检测电路和状态存储电路；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链。系统上电检测电路的输出端连接系统控制电路的输入端，系统控制电路的输出端连接逻辑控制电路。系统上电检测电路的输出端还连接DLL状态存储电路，用于在DRAM芯片上电时刻复位DLL状态存储电路。
[0018]本发明在现有延迟锁相环结果的基础上，增加了一个系统上电检测电路和状态存储电路；系统上电检测电路用于监测DRAM芯片上电时刻；状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值。
[0019]请参阅图4所示，本发明一种延迟锁相环的复位控制方法，包括以下步骤:系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定，由于初始化时间很长，远远超过200个时钟周期，所以DLL肯定可以完全锁定。当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL直接从几乎已经锁定的状态开始锁定，DLL可以很快就处于完全锁定状
??τ O
【主权项】
1.一种延迟锁相环，其特征在于，包括延迟链、鉴相器、反馈电路、逻辑控制电路、系统控制电路、系统上电检测电路和状态存储电路；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；系统上电检测电路的输出端连接系统控制电路的输入端，系统控制电路的输出端连接逻辑控制电路。2.根据权利要求1所述的一种延迟锁相环，其特征在于，所述系统上电检测电路用于监测DRAM芯片上电时刻；状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值。3.根据权利要求1所述的一种延迟锁相环，其特征在于，系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。4.根据权利要求1所述的一种延迟锁相环，其特征在于，所述系统上电检测电路连接状态存储电路，用于在DRAM芯片上电时复位状态存储电路。5.一种延迟锁相环的复位控制方法，其特征在于，包括以下步骤:系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。
【专利摘要】本发明公开一种延迟锁相环及其复位控制方法，系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。本发明能够在DRAM初始化后进行读/写操作时，保证DLL能够被完全锁定，有效的避免了现有技术中DRAM上电初始化后DLL没有完全锁定就开始读/写操作所引起的读/写错误。
【IPC分类】G11C11/4063, G11C7/10
【公开号】CN105321552
【申请号】CN201510791126
【发明人】刘成
【申请人】西安华芯半导体有限公司
【公开日】2016年2月10日
【申请日】2015年11月17日