只读存储器的制造方法
【技术领域】
[0001]本发明涉及半导体领域，具体而言，涉及一种只读存储器(Read OnlyMemory, ROM)。
【背景技术】
[0002]目前，相关技术中的只读存储器(ROM)的结构如图1所示，包括晶体管102至晶体管110，并通过反相器112连接输出端D0UT。在对该ROM进行读操作时需要对位线进行预充电，这样使得在前几个周期上出现错误，此外，由于每次需要进行预充电，使得只读存储器在执行读操作时出现严重的延时，导致读取ROM的速度较慢。
[0003]针对上述的问题，目前尚未提出有效的解决方案。
【发明内容】
[0004]本发明实施例提供了一种只读存储器，以至少现有技术中需要预充电所导致的读取ROM的速度较慢的技术问题。
[0005]根据本发明实施例的一个方面，提供了一种只读存储器，包括:单元阵列，包括字线、位线，与上述字线和上述位线连接的晶体管；充电电路，位于上述单元阵列外部，与电源端和上述位线连接，用于在上述位线方向上对上述单元阵列进行充电。
[0006]可选地，上述充电电路包括:第一晶体管和第二晶体管，其中，上述第一晶体管的栅极与接地端连接，上述第二晶体管的栅极与上述接地端或与控制输入端连接，上述第一晶体管的漏极与上述电源端连接，上述第一晶体管的源极与上述第二晶体管的漏极连接，上述第二晶体管的源极与上述位线连接。
[0007]可选地，在上述第二晶体管的栅极与上述控制输入端连接的情况下，上述第一晶体管为一个，上述第二晶体管为多个，多个上述第二晶体管中的每一个的栅极均与上述控制输入端连接，上述第一晶体管的源极与多个上述第二晶体管中的每一个的漏极连接，多个上述第二晶体管中的每一个的源极与上述位线连接。
[0008]可选地，上述位线为N条，上述第二晶体管为N个，其中，上述多个上述第二晶体管中的每一个的源极与上述位线连接包括:N个上述第二晶体管中的每一个的源极分别连接N条上述位线中的一条。
[0009]可选地，上述第一晶体管为低压晶体管，上述第二晶体管为高压晶体管。
[0010]可选地，上述第一晶体管和上述第二晶体管均为长沟道型晶体管。
[0011]可选地，上述位线通过使能部件与输出端连接，其中，上述使能部件用于使能上述充电电路在上述位线方向上对上述单元阵列进行自动充电。
[0012]可选地，上述使能部件包括:第三晶体管，上述第三晶体管的漏极与上述电源端连接，上述第三晶体管的栅极与第一使能控制端连接，上述第三晶体管的源极与上述输出端和上述位线连接。
[0013]可选地，上述第三晶体管的源极与上述位线连接包括:
[0014]上述第三晶体管的源极与第四晶体管的漏极连接，上述第四晶体管的栅极与第二使能控制端连接，上述第四晶体管的源极与第五晶体管的漏极连接，上述第五晶体管的栅极与第三使能控制端连接，上述第五晶体管的源极与上述位线连接。
[0015]可选地，每一条上述位线与一个上述使能部件连接。
[0016]在本发明实施例中，采用位于单元阵列外部的充电电路在位线方向上对单元阵列进行充电，解决了现有技术中需要预充电所导致的读取ROM的速度较慢的技术问题，达到了提高读取ROM的速度、且没有增加芯片的尺寸和没有影响平均有效电流的技术效果。
【附图说明】
[0017]此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0018]图1是根据现有技术的一种只读存储器的结构示意图；
[0019]图2是根据本发明实施例的一种可选的只读存储器的示意图；
[0020]图3是根据本发明实施例的另一种可选的只读存储器的示意图；以及
[0021]图4是根据本发明实施例的又一种可选的只读存储器的示意图。
【具体实施方式】
[0022]为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0023]需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0024]根据本发明实施例，还提供了一种只读存储器，如图2所示，该装置包括:
[0025]1)单元阵列，包括字线、位线，与字线和位线连接的晶体管；
[0026]2)充电电路，位于单元阵列外部，与电源端和位线连接，用于在位线方向上对单元阵列进行充电。
[0027]可选地，如图2所示，单元阵列包括字线(WL, Word Line),位线(BL, Bit Line),及与字线(WL)和位线(BL)连接的晶体管(Tr.,Transistor)。可选地,在本实施例中的字线(WL)和位线(BL)包括但不限于一条或多条，其中，字线(WL)和位线(BL)的编号为0至n+1
中的任意一个数字。
[0028]可选地，在本实施例中充电电路包括但不限于:第一晶体管202和第二晶体管204
[0029]例如，如图2所示，单元阵列为图2左侧框中的电路组合WL〈0>?WL〈n+l>，充电电路位于单元阵列外部，电源VCC通过充电电路，将电流控制到预定阈值后，在位线(BL)方向上对单元阵列进行充电。
[0030]在本发明实施例中，采用位于单元阵列外部的充电电路在位线方向上对单元阵列进行充电，解决了现有技术中需要预充电所导致的读取ROM的速度较慢的技术问题，达到了提高读取ROM的速度、且没有增加芯片的尺寸和没有影响平均有效电流的技术效果。
[0031]可选地，如图3所示，充电电路包括:第一晶体管和第二晶体管，其中，第一晶体管的栅极与接地端连接，第二晶体管的栅极与接地端或与控制输入端连接，第一晶体管的漏极与电源端连接，第一晶体管的源极与第二晶体管的漏极连接，第二晶体管的源极与位线连接。
[0032]可选地，在本实施例中的第一晶体管和第二晶体管可以为一个或多个。
[0033]例如，如图3所7K,充电电路中有一个第一晶体管202和一个第二晶体管204,所有位线(BL)均通过一个PM0S晶体管与充电电路连接，实现实时充电。其中，第一晶体管202的栅极(G极)与接地端连接，第二晶体管的栅极(G极)与接地端或与控制输入端连接，第一晶体管的漏极(D极)与电源端连接，第一晶体管的源极(S极)与第二晶体管的漏极(D极)连接，第二晶体管的源极(S极)与位线(WL)连接。
[0034]例如，如图3所示，充电电路中利用被选中的字线(WL)和位线(BL)的电平转换实现控制数据输出，或者没有选中位线(BL)，实现保持电源VCC的电压。
[0035]在本发明实施例中，通过充电电路中的第一晶体管和第二晶体管实现连续供电，解决了现有技术中的读写延时，在不改变芯片尺寸，不影响有效电流的前提下，提高了只读存储器的读取速度。
[0036]可选地，在第