存储器电路及其刷新方法
【技术领域】
[0001]本发明是有关于存储器电路，特别是有关于存储器电路的刷新方法以及应用此刷新方法的存储器电路。
【背景技术】
[0002]由于半导体制造工艺微缩，存储器产品中字线与字线间的互相干扰日益严重。在存储器产品中，当某一存储器区块中的多个字线在经过连续存取之后，与该多个字线相邻的多个字线会因此被干扰而造成所述相邻字线中的数据遗失(cell leak)。有鉴于此，本发明提出一种存储器电路及其刷新方法来解决上述问题。
【发明内容】
[0003]本发明的目的在于提供一种存储器电路及其刷新方法，用以解决存储器产品中相邻字线由于相互干扰而造成数据遗失的问题。
[0004]本发明的一实施例提供一种存储器电路。该存储器电路包括一存储器阵列以及一存储器控制器。该存储器阵列具有多个存储器区块，其中每一该存储器区块对应设置多个字线。该存储器控制器输出一存取指令以定址所述字线而存取该存储器阵列。该存储器控制器每当输出一刷新指令，则在一刷新周期中循序地对每一所述存储器区块进行刷新操作。其中于该刷新周期，该存储器控制器于至少一第一时间点，中断该刷新操作而对所述存储器区块中的一第一存储器区块进行一强制刷新操作，之后再回复该刷新操作；或是其中该存储器控制器每隔一特定时间，从所述存储器区块中找出于该特定时间内被存取次数最多的一第二存储器区块，以进行该强制刷新操作。
[0005]本发明的一实施例一种存储器电路刷新方法。该存储器电路刷新方法用以刷新一存储器阵列中的多个存储器区块。该存储器电路刷新方法包括输出一存取指令以定址字线而存取该存储器阵列；每当存储器控制器输出一刷新指令，则在一刷新周期中循序地对每一所述存储器区块进行刷新操作；以及于该刷新周期，该存储器控制器于至少一第一时间点，中断该刷新操作而对所述存储器区块中的一第一存储器区块进行一强制刷新操作，之后再回复该刷新操作；或是在每隔一特定时间，该存储器控制器从所述存储器区块中找出于该特定时间内被存取次数最多的一第二存储器区块，以进行该强制刷新操作。
[0006]本发明的存储器电路通过刷新操作加强维护存储器区块的存储数据，从而解决了存储器产品中相邻字线由于相互干扰而造成数据遗失的问题。
【附图说明】
[0007]图1是依据本发明的一第一实施例实现的一存储器电路10的区块图。
[0008]图2是以流程图说明第二和第三实施例的存储器电路刷新方法。
[0009]图3是以流程图说明第四实施例的存储器电路刷新方法。
[0010]符号说明:
[0011]10?存储器电路；
[0012]100?存储器控制器；
[0013]101?指令解码器；
[0014]102?刷新地址解码器；
[0015]110?检测器；
[0016]111-1 In?存取计数器；
[0017]120?存储器阵列；
[0018]121-12n?存储器区块。
【具体实施方式】
[0019]本发明所附图示的实施例或例子将如以下说明。本发明的范畴并非以此为限。本领域的技术人员应能知悉在不脱离本发明的精神和架构的前提下，当可作些许更动、替换和置换。在本发明的实施例中，元件符号可能被重复地使用，本发明的数种实施例可能共用相同的元件符号，但为一实施例所使用的特征元件不必然为另一实施例所使用。
[0020]图1是依据本发明的一第一实施例实现的一存储器电路10的区块图。在第一实施例中，存储器电路10包括一存储器控制器100、一检测器110以及一存储器阵列120。存储器控制器100包括一指令解码器101、一刷新地址解码器102以及多个存取计数器111?lln，其中指令解码器101分别耦接刷新地址解码器102以及多个存取计数器111?lln。存储器控制器100接收一指令输入，输出一存取指令、一刷新指令或是一中断刷新指令至存储器阵列120。检测器110耦接存储器控制器100以及存储器阵列120。指令解码器101接收上述指令输入，输出上述存取指令至存储器阵列120，以及输出刷新信息或强制中断信息至刷新地址解码器102。刷新地址解码器102依据刷新信息输出上述刷新指令至存储器阵列120，或是依据强制中断信息输出上述中断刷新指令至存储器阵列120。存储器阵列120包括多个存储器区块121?12η。每一多个存储器区块121?12η皆对应设置相同数量的多个字线。存取计数器111用以在一既定时间内计数对应的存储器区块121被存取的次数。同理，多个存取计数器112?lln亦分别用以在该既定时间内计数对应的多个存储器区块122?12η被存取的次数。在第一实施例中，该既定时间等于该刷新周期。因此，每一多个存取计数器111?lln计数每一多个存储器区块121?12η在该刷新周期内被存取的次数。
[0021]在第一实施例中，指令解码器101接收该指令输入，并判断该指令输入是否为一存取指令，例如一 ACT (Act1n)命令。若该指令输入为一存取指令，则指令解码器101输出该存取指令以定址该多个字线而存取存储器阵列120。刷新地址解码器102接收来自指令解码器101的刷新信息，并依据刷新信息输出该刷新指令至存储器阵列120。存储器控制器100再依据该刷新指令在一刷新周期中对存储器阵列120的每一多个存储器区块121?12η进行刷新操作。此外，值得注意的是在存储器阵列120对某一存储器区块(例如，存储器区块125)执行完刷新操作之后，指令解码器101就会重置某一存储器区块对应的存取计数器(例如，存取计数器115)中的一计数值，其中该计数值为存储器区块125被存取的次数(例如，存储器区块125接收ACT命令的次数)。
[0022]本发明的一第二实施例举例说明本发明的存储器电路10如何刷新存储器阵列120。本发明的第二实施例沿用第一实施例所述的存储器电路10。为求方便理解，在第二实施例中，存储器阵列120具有8个存储器区块121?128 (η = 8)。每一存储器区块121?128皆设置有8Κ条字线。因此，存储器阵列120总共设置有64Κ条字线。在第二实施例中，指令解码器101选定要执行强制刷新操作一第一存储器区块，其中该第一存储器区块可由存储器控制器100指定得到；或是，存储器电路10上的检测器110会检测多个存储器区块121?12η得到目前数据保存功能最差的存储器区块(即衰弱存储器区块)，并告知指令解码器101将其作为该第一存储器区块；或是，在制造存储器阵列120时，烧保险绒丝决定该第一存储器区块。
[0023]在第二实施例中，指令解码器101选定存储器区块122作为该第一存储器区块，但本发明并不以此为限。接着，指令解码器101发出刷新信息至刷新地址解码器102。刷新信息包括存储器区块122的区块信息以及执行强制刷新操作的至少一第一时间点。在第二实施例中，指令解码器101选定存储器阵列120对存储器区块124执行完刷新操作的时间点作为该第一时间点。刷新地址解码器102接收来自指令解码器101的刷新信息，并依据刷新信息输出一刷新指令至存储器阵列120。该刷新指令包括要被执行刷新操作的所述字线的存储器地址顺序。因此，存储器阵列120得以依据该刷新指令中的存储器地址顺序在一刷新周期中对每一多个存储器区块121?128进行刷新操作。
[0024]当存储器阵列120开始执行该刷新指令，存储器阵列120先从存储器区块121的第一条字线刷新至最后一条字线，并依此循序地对存储器区块121?124进行刷新操作。当存储器阵列120刷新完存储器区块124的最后一条字线时(即到达上述第一时间点时)，存储器阵列120中断原先的刷新操作，并开始对第一存储器区块122进行一强制刷新操作。在存储器阵列120强制刷新完第一存储器区块122的最后一条字线之后，存储器阵列120再回头循序地对存储器区块125?128进行刷新操作。借由上述方法，第一存储器区块122在一刷新周期中的刷新频率会是其他存储器区块121和123?128的两倍。
[0025]在第二实施例中，指令解码