用于三维垂直快闪存储器的编码方案的制作方法

文档序号:9668739阅读:341来源:国知局
用于三维垂直快闪存储器的编码方案的制作方法
【专利说明】用于三维垂直快闪存储器的编码方案
[0001]交叉参考段落
[0002]本申请要求享有于2014年9月15日提交的美国专利申请N0.62/050,415的优先权,其全部内容通过参照被并入本文中。
【背景技术】
[0003]非易失存储器存储系统是通常用在计算机系统中的一类存储器。非易失存储器,诸如固态驱动器和硬盘驱动器提供特殊的优势,包括例如以高数据存取和吞吐率来存储数据的能力。然而,与非易失存储器(NVM)相关的一个问题是解陷俘(detrapping)现象,该现象导致在编程的单元中阈值电压改变和错误。尤其是,在编程之后,由被捕获在存储器单元的电荷捕获层中的电子隧穿出来引起的快速解陷俘导致存储器中的错误。该现象和相关的错误在三维垂直快闪存储器中尤其是有问题的。寻址解陷俘的传统方法在某种程度上集中于单元结构工程。然而,这些传统技术通常不充分地补偿该现象,这导致增加的错误。

【发明内容】

[0004]公开了用于为写入非易失存储器存储子系统而编码数据的技术。一方面,本公开涉及一种编码数据以写入存储器的方法,包括:将第一数据写入所述存储器;从所述存储器读取所述第一数据;分析所述第一读取数据,其中,所述分析包括确定读取的数据是否包括错误;基于所述第一数据的分析编码第二数据,其中,当确定读取的数据包括错误时,所述第二数据被编码,以便被写入相邻于所述错误的位置;并且在所述位置处将被编码的第二数据写入所述存储器。
[0005]在本公开的一些实施例中,所述存储器是非易失存储器存储系统。
[0006]根据该实施例的另外方面,所述非易失存储器存储系统是固态驱动器。
[0007]根据该实施例的额外方面,所述固态驱动器是三维快闪存储器。
[0008]根据该实施例的另外方面,所述三维快闪存储器包括多个具有单级单元的字线。
[0009]根据该实施例的额外方面,所述读取包括基于预定阈值从存储器读取所述第一数据。
[0010]根据该实施例的额外方面,所述预定阈值是读取电压电平阈值。
[0011]根据该实施例的额外方面,所述分析包括将基于所述预定阈值从存储器读取的第一数据与不同于存储在所述存储器中的第一数据的第一数据的副本进行比较。
[0012]根据该实施例的额外方面,所述分析包括基于所述比较识别具有错误的存储器单元的错误位置,并且其中,所述第二数据将被写入的所述位置相邻于所述存储器单元的错误位置。
[0013]根据该实施例的额外方面,所述第二数据将被写入的位置处于不同的字线中。
[0014]根据该实施例的另外方面,所述读取包括基于多个预定阈值从存储器读取所述第一数据。
[0015]根据该实施例的其它方面,所述分析包括将基于多个预定阈值中的第一预定阈值从存储器读取的第一数据和基于不同于所述第一预定阈值的、多个预定阈值中的第二预定阈值从存储器读取的第一数据进行比较。
[0016]根据该实施例的额外方面,所述分析包括基于所述比较识别具有错误的存储器单元的错误位置。
[0017]根据该实施例的额外方面,所述三维快闪存储器包括具有多级单元的多个字线。
[0018]根据该实施例的额外方面,所述第二数据将被写入的位置处于不同于包含第一数据的字线的第一相邻字线的上页和不同于包含第一数据的字线的第二相邻字线的下页中的一个内。
[0019]根据该实施例的其它方面,所述编码由快闪存储器控制器进行。
[0020]根据该实施例的额外方面,所述错误由解陷俘引起。
[0021]根据该实施例的额外方面,所述第二数据在所述位置处被写入存储器,以引起与所述第一数据的单元间干扰。
[0022]本公开的另一方面涉及一种计算机程序产品,包括一系列可在计算机上执行的指令,所述计算机程序产品执行用于为写入存储器而编码数据的过程;所述计算机程序实施步骤:将第一数据写入所述存储器;从所述存储器读取所述第一数据;分析读取的第一数据,其中,所述分析包括确定读取的数据是否包括错误;基于所述第一数据的分析编码第二数据,其中,当确定读取的数据包括错误时,所述第二数据被编码,以被写入相邻于所述错误的位置;并且在所述位置处将被编码的第二数据写入所述存储器。
[0023]在一些实施例中,所述技术可以被实现为一种计算机程序产品,包括一系列可在计算机上执行的指令,所述计算机程序产品执行用于控制周边装置互联高速(PCIe)接口上的功率的过程;所述计算机程序实现步骤:将第一数据写入所述存储器;从所述存储器读取所述第一数据;分析读取的第一数据,其中,所述分析包括确定读取的数据是否包括错误;基于所述第一数据的分析编码第二数据,其中,当确定读取的数据包括错误时,所述第二数据被编码,以便被写入邻近所述错误的位置;并且在所述位置处将被编码的第二数据写入存储器。
[0024]在一些实施例中,所述技术可以被实现为一种用于为写入存储器而编码数据的系统,所述系统包括:写入模块,将第一数据写入所述存储器;读取模块,从所述存储器读取所述第一数据;分析模块,分析所读取的第一数据,其中,所述分析包括确定读取的数据是否包括错误;编码模块,基于所述第一数据的分析编码第二数据,其中,当确定所读取的数据包括错误时,所述第二数据被编码,以便被写入相邻于所述错误的位置;以及编码数据写入模块,在所述位置处将被编码的第二数据写入所述存储器。
[0025]现在将参照在附图中示出的示例性实施例更加详细地描述本公开。尽管下面参照示例性实施例描述了本公开,但是应当理解,本公开不局限于此。使用本文中的启示的本领域技术人员将意识到额外的执行、修改和实施例以及其它的应用领域,均处于如本文描述的本公开的范围内,并且与此相应,本公开可以具有显著的效用。
【附图说明】
[0026]为便于更加充分的理解本公开,现在参照附图,其中相同的部件用相同的数字表示。这些附图不应当被解释为限制本公开,而是希望仅仅是示例性的。
[0027]图1示出描述了根据本公开的实施例的计算架构的方框图。
[0028]图2示出描述了根据本公开的实施例的计算机系统的方框图。
[0029]图3示出描述了根据本公开的实施例的非易失存储系统的示例性方框图。
[0030]图4描述了描述根据本公开的实施例的编码控制模块的方框图。
[0031]图5描述示出了为根据本公开的实施例的非易失存储系统编码数据的方法的流程图。
[0032]图6A-6B描述了根据本公开的实施例的存储器单元。
[0033]图7A和7B描述了根据本公开的实施例的存储器单元的电压分布。
[0034]图8A-C描述了根据本公开的实施例的通过将数据写入存储器单元引起阈值电压分布随时间变化的实例。
[0035]图9A和9B描述了根据本公开的实施例的存储器单元的阈值电压分布的另一实例。
[0036]图10A和10B描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0037]图11A和11B描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0038]图12A和12B描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0039]图13A和13B描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0040]图14描述了根据本公开的实施例的存储器单元的输入/输出概念的实例。
[0041]图15描述了根据本公开的实施例的单元间干扰的另一实例。
[0042]图16描述了根据本公开的实施例的存储器单元。
[0043]图17描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0044]图18描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0045]图19描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0046]图20描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0047]图21描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
[0048]图22描述了根据本公开的实施例的存储器单元的阈值电压分布的实例。
【具体实施方式】
[0049]本公开通常涉及编码数据,以便被写入非易失存储器。在本公开的一个方面中,数据的编码可以考虑已知为解陷俘和单元间干扰(ICI)的现象。一类解陷俘是在编程之后,由捕获在存储器单元的电荷捕获层中的电子隧穿出来而引起的快速解陷俘。单元间干扰(ICI)是影响阈值电压的相邻存储器单元间的寄生电容耦合。在本公开的某些方面中,遭受解陷俘的存储器单元可以被
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1