具有多字线设计的存储器的制造方法
【专利说明】具有多字线设计的存储器
[0001]相关申请的交叉引用
[0002]本申请要求于2013年8月23日提交的题为“MEMORY WITH MULTIPLE WORD LINEDESIGN(具有多字线设计的存储器)”的美国非临时申请序列号13/975,254的优先权，其通过援引全部明确纳入于此。
[0003]背景
[0004]领域
[0005]本公开一般涉及集成电路，并且尤其涉及具有多字线设计的存储器。
[0006]背景
[0007]存储器可包括安排在行和列中的位单元。每一行可包括许多位单元。每个位单元可包括以各种配置安排的数个晶体管。单独的读和写字线可以分别执行读和写操作。在读操作期间，现有的设计可以使用单个读字线。当连接到位单元的读字线被断言时，连接到该位单元的读位线可以放电。当读位线放电时，该读位线必须随后被重新充电以用于下一读操作。
[0008]存在并不需要读取存储在特定行中的每个位单元中的数据的情形。由此，可能并不总是需要将在该特定的位单元行中的每个位单元的读位线放电。当连接到不需要被读取的位单元的读位线被不必要地放电时，该读位线需要被重新充电以用于下一读操作。执行该重新充电消耗了功率。
[0009]概述
[0010]公开了存储器的一个方面。存储器可包括被安排在行中的多个位单元、连接到该多个位单元的第一子集的第一读字线、以及连接到该多个位单元的第二子集的第二读字线，其中该第一和第二子集位于相同的位单元行中。
[0011]公开了方法的一个方面。该方法可包括在第一读操作期间断言连接到安排在位单元行中的多个位单元的第一子集的第一读字线，以及在第二读操作期间断言连接到该多个位单元的第二子集的第二读字线，其中该第一和第二子集位于相同的位单元行中。
[0012]公开了设备的一个方面。该设备可包括用于在第一读操作期间断言第一读字线的装置，该第一读字线连接到安排在位单元行中的多个位单元的第一子集；以及用于在第二读操作期间断言第二读字线的装置，该第二读字线连接到该多个位单元的第二子集，其中该第一和第二子集位于相同的位单元行中。
[0013]基于以下详细描述，本文中所描述的装置和方法的其他方面对于本领域技术人员而言将变得容易明白，其中以解说方式示出和描述了装置和方法的各个方面。这些方面可以许多不同形式使用，并且其细节可以用各种方式修改而不偏离本公开的范围。相应地，本文中所提供的附图和详细描述应被认为在本质上是解说性的而非限制权利要求的范围。
[0014]附图简述
[0015]现在将参照附图藉由示例而非限定地在详细描述中给出装置和方法的各个方面，其中:
[0016]图1是存储器的一个示例的架构解说。
[0017]图2是存储器的一个示例的框图。
[0018]图3是存储器的示例性位单元的示意性表示。
[0019]图4是存储器的示例性字线的俯视解说。
[0020]图5是解说由存储器执行的示例性操作的流程图。
[0021 ]措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
[0022]详细描述
[0023]以下将参照附图更全面地描述本公开的各个方面。然而，本公开可由本领域技术人员用许多不同形式来实施并且不应解释为被限定于本文给出的任何具体结构或功能。确切而言，提供这些方面以使得本公开将是透彻和完整的，并且其将向本领域技术人员完全传达本公开的范围。基于本文中的教导，本领域技术人员应领会，本公开的范围旨在覆盖本公开的任何方面，不论其是独立实现的还是与本公开的任何其他方面组合实现的。Forexample, an apparatus may be used or a method may be practiced using anynumber of the aspects set forth herein.另外，本公开的范围旨在覆盖使用除了本公开的其他方面之外的或者取代本公开的其他方面的其他结构和/或功能性来实践的此类装置或方法。应当理解，本文中所披露的本公开的任何方面可由权利要求的一个或多个元素来实施。
[0024]尽管本文将描述特定方面，但这些方面的众多变体和置换落在本公开的范围之内。尽管提到了优选方面的一些益处和优点，但本公开的范围并非旨在被限定于特定益处、用途或目标。确切而言，本公开的各方面旨在宽泛地应用于不同的电路、技术、系统、网络和方法，其中的一些作为示例在附图和以下描述中解说。详细描述和附图仅仅解说本公开而非限定本公开，本公开的范围由所附权利要求及其等效技术方案来定义。
[0025]贯穿本公开所描述的各种电路可以被用于各种形式的硬件中。作为示例，这些电路中的任何电路(单独地或组合地)可以被用作集成电路、或用作集成电路的一部分。集成电路可以是最终产品，诸如微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑、存储器、或任何其他合适的集成电路。替换地，集成电路可以集成有其他芯片、分立电路元件、和/或其他组件，作为中间产品(诸如主板)或最终产品的一部分。最终产品可以是包括集成电路的任何合适的产品，作为示例，这些产品包括蜂窝电话、个人数字助理(PDA)、膝上型计算机、台式计算机(PC)、计算机外围设备、多媒体设备、视频设备、音频设备、全球定位系统(GPS)、无线传感器、或任何其他合适的设备。
[0026]图1是包括两个位单元110、112的存储器102的一个示例的架构解说。每个位单元可包括一个或多个端口。2端口位单元可包括读端口和写端口。虽然在本文中被称为“位单元”，但是该位单元可以替换地是存储器单元、寄存器堆、或者能够存储和/或被用于检索电荷或位的任何其他类似的电路。
[0027]在写操作期间，写字线(WWL)104可以被断言，这能够使得数据值被存储在位单元110、112中。在该示例中，位单元110、112二者都被连接到相同￥￥1^ 104。然而，本领域普通技术人员将会理解，可以使用不止一个WWL而不会偏离本发明的范围。在读操作期间，读字线1^^-1106、1^^-2108可以被断言。在该示例中，存储器102包括两个位单元110、112。然而，本领域普通技术人员将会理解，可以使用不止两个位单元而不偏离本发明的范围。位单元110被连接到第一读字线RWL-1106，并且位单元112被连接到第二读字线RWL-2108。当RWL-1106被断言时，位单元110被启用以执行读操作。当RWL-2108被断言时，位单元112被启用以执行读操作。虽然本文中所呈现的一些示例性实施例描述了具有两个读字线(RWL)的存储器设计，但是本领域普通技术人员将会理解可以使用不止两个RWL(S卩，任何复数个RWL)而不偏离本发明的范围。以下进一步提供了有关从位单元110、112输出所存储的位值的过程的细
Τ ο
[0028]图2是存储器202的一个示例的框图。处理器(未示出)可在总线(未示出)上提供地址和控制信号以从存储器202读和写。这些地址和控制信号可以由存储器202的控制电路260接收。然而，如本领域普通技术人员所知晓的，这些地址和控制信号可以由在存储器202的外部或内部的其他设备提供。响应于接收这些地址和控制信号，控制电路260可以向地址解码器和字线驱动器270发送写使能信号262和/或读使能信号264。该地址解码器和字线驱动器270可以解码该地址，以便启用恰适的位单元。该地址解码器和字线驱动器270可以提供用于在第一读操作期间断言第一读字线(例如，206)的装置，该第一读字线(例如，206)连接到安排在位单元行中的多个位单元的第一子集(例如，210、214)。该地址解码器和字线驱动器270可以提供用于在第二读操作期间断言第二读字线(例如，208)的装置，该第二读字线(例如，208)连接到该多个位单元的第二子集(例如，212、216)。
[0029]当写使能信号262被该地址解码器和字线驱动器270接收到时