具有独立编程性的集成电路的制作方法
【技术领域】
[0001 ] 本发明是有关于例如在制造期间的集成电路的定制化编程。
【背景技术】
[0002]利用系统内编程(In-System Programming，ISP)，例如可编程逻辑元件、微控制器及其他嵌入装置的集成电路，可在被安装于一印刷电路板中或以其他方式被装设在一完整系统中的同时受到编程，而不用要求芯片在装设进入系统中之前被编程。
[0003]这个ISP的一项优点为ISP允许电子装置的制造商将编程及测试整合进入单一生产阶段，而非在组装系统之前需要单独编程阶段。这可允许制造商在它们自己系统的生产线中编程这些芯片，而不是从制造商或配销商购买预先编程的芯片，这在生产运行的中间得以套用码或设计改变。
[0004]在一种方法中，支持ISP的集成电路具有内部电路，以从系统的正常的电源电压产生任何需要的编程电压，并经由一串行协议在芯片外进行通信。在可编程逻辑元件中被实施的一个这种串行协定，为一种供ISP用的接合点测试动作群组(Joint Test Act1nGroup, JTAG)协议的变形例，其促进与自动化的测试程序更容易整合。其他装置可使用由较旧的标准所定义的专有的协议或协议。在其他系统中，设计者可实施供非JTAG装置(例如闪存及微控制器)用的一 JTAG-控制的编程次系统，藉以允许整个编程及测试程序在单一协议的控制之下被达成。
[0005]然而，这种串行协议方法显现出各种问题。串行协议可经由电性地在发布编程指令的电路与接受编程的目标集成电路之间的一个或多个中间集成电路操作。由于执行串行协议编程的附加电路，这将复杂性导入至集成电路中。又，因为接受编程的目标集成电路与其他集成电路共享电性信号(例如电力、接地、频率、输入及输出)，所以其他集成电路在编程目标集成电路的同时经历到噪声。
[0006]因此，我们期望提供编程这种装置的集成电路及方法，能处理上述所讨论的议题并导致改良的系统内编程。
【发明内容】
[0007]此技术的一个实施方面，一种设备包含一集成电路、一包裹集成电路的封装，封装上的多条引线以及一隔离电路。
[0008]集成电路包含执行数个存储器操作的电路。来自一第一电力引线及一第二电力引线的唯--个的电力足以使电路操作。
[0009]封装上的多条引线，将电力及数据从一封装的外部电性耦接至被封装所包裹的集成电路。多条引线包含第一电力引线、第二电力引线以及一接地引线。
[0010]隔离电路于一第一时间将电路电性耦接至第一电力引线而非第二电力引线，而于一第二时间将电路电性耦接至第二电力引线而非第一电力引线。
[0011 ] 在此技术的一个实施例中，隔离电路通过将第一电力引线电性耦接至电路，及通过使第二电力引线与电路电性解耦接，以响应于第一电力引线上的通电。隔离电路通过将第二电力引线电性耦接至电路，及通过使第一电力引线与电路电性解耦接，以响应于第二电力引线上的通电。
[0012]在此技术的一个实施例中，隔离电路包含一第一 P型晶体管及一第二 P型晶体管。第一 P型晶体管串联耦接在第一电力引线与电路之间，第一 P型晶体管具有一个电性耦接至第二电力引线的栅极。第二P型晶体管串联耦接在第二电力引线与电路之间，第二P型晶体管具有一个电性耦接至第一电力引线的栅极。
[0013]在此技术的一个实施例中，隔离电路包含一第一 N型晶体管及一第二 N型晶体管。第一 N型晶体管耦接在第一电力引线及一接地电压之间，第一 N型晶体管具有一个电性耦接至第二电力引线的栅极。第二N型晶体管耦接在第二电力引线及接地电压之间，第二 N型晶体管具有一个电性耦接至第一电力引线的栅极。
[0014]在此技术的一个实施例中，封装上的多条引线将数据从被封装所包裹的电路输出至封装的外部。多条引线包含一第一输出引线及一第二输出引线。第一输出引线在从第一电力引线汲取电力的同时被电路所使用。第二输出引线在从第二电力引线汲取电力的同时被电路所使用。
[0015]在本技术的另一实施例，封装上的多条引线将数据从封装的外部输入至被封装所包裹的集成电路。多条引线包含一第一输入引线及一第二输入引线。第一输入引线在从第一电力引线汲取电力的同时被电路所使用。第二输入引线在从第二电力引线汲取电力的同时被电路所使用。
[0016]在本技术的更进一步的实施例中，封装上的多条引线电性地传送在封装的外部与被封装所包裹的集成电路之间的输入数据及输出数据。多条引线包含一第一输入引线、一第二输入引线以及一输出引线。第一输入引线在从第一电力引线汲取电力的同时被电路所使用。第二输入引线在从第二电力引线汲取电力的同时被电路所使用。输出引线被下述的至少一个所使用:(i)同时从第一电力引线汲取电力的电路以及(ii)同时从第二电力引线汲取电力的电路。
[0017]在本技术的又另一实施例中，封装上的多条引线将一频率信号从封装的外部电性耦接至被封装所包裹的集成电路。多条引线包含一第一频率引线及一第二频率引线。第一频率引线在从第一电力引线汲取电力的同时被电路所使用。第二频率引线在从第二电力引线汲取电力的同时被电路所使用。
[0018]在此技术的一个实施例中，第二组电路的系统内编程存储器响应于汲取电力的第一电力引线以改变系统内编程。
[0019]在此技术的一个实施例中，接合点测试动作群组(Joint Test Act1n Group，JTAG)电路从集成电路中缺席。
[0020]本技术的另一实施方面，一种包含一集成电路的设备的方法，包含:
[0021]在制造期间，造成彼此电性接触:(i) 一集成电路编程工具的多条引线，及(ii)安装于一印刷电路板上的一组一个或多个封装集成电路，印刷电路板具有多个电路板线路，将安装于印刷电路板上的不同的封装集成电路的引线电性耦接在一起；
[0022]在制造期间，通过从集成电路编程工具的多条引线提供电力及数据给此组的一个或多个封装集成电路，利用集成电路编程工具编程此组的一个或多个封装集成电路，其中此电力被提供给此组的一个或多个封装集成电路的一组一个或多个电力引线，且此组的一个或多个电力引线的引线没有电性耦接至多个电路板线路的任何电路板线路，其中多个电路板线路的任何电路板线路将安装于印刷电路板上的不同封装集成电路的引线电性耦接在一起。
[0023]此技术的一个实施例还包含，
[0024]将一个或多个封装集成电路的至少一第一封装集成电路的一内部电力节点，电性耦接至一个或多个封装集成电路的该至少第一封装集成电路的一第一电力引线及一第二电力引线的唯一一个，内部电力节点提供电力给一个或多个封装集成电路的该至少第一集成电路。
[0025]本技术的一个实施例还包含，
[0026]经由一第一 P型晶体管及一第二 P型晶体管的唯一一个，将内部电力节点电性耦接至第一电力引线及第二电力引线的其中一个，
[0027]经由第一 P型晶体管及第二 P型晶体管的另一个，使内部电力节点与第一电力引线及第二电力引线的另一个电性解耦接，
[0028]其中第一 P型晶体管串联耦接在第一电力引线与内部电力节点之间，第一 P型晶体管具有一个电性耦接至第二电力引线的栅极，及
[0029]其中第二 P型晶体管串联耦接在第二电力引线与内部电力节点之间，第二 P型晶体管具有一个电性耦接至第一电力引线的栅极。
[0030]本技术的一个实施例还包含，
[0031]经由一第一 N型晶体管及一第二 N型晶体管的唯--个，将一接地基准(ground
reference)电性親接至第一电力引线及第二电力引线的其中一个，
[0032]经由第一 N型晶体管及第二 P型晶体管的另一个，使接地基准与第一电力引线及第二电力引线的另一个电性解耦接，
[0033]其中第一 N型晶体管耦接在第一电力引线及接地电压之间，第一 N型晶体管具有一个电性耦接至第二电力引线的栅极，以及
[0034]其中第二 N型晶体管耦接在第二电力引线及接地电压之间，第二 N型晶体管具有一个电性耦接至第一电力引线的栅极。
[0035]在此技术的一个实施例中，该编程旁通在此组的一个或多个封装集成电路中的接合点测试动作群组(JTAG)电路。
[0036]本技术的一更进一步的实施方面，一种包含一集成电路设备的方法，包含:
[0037]在制造期间，造成彼此电性接触:(i) 一集成电路编程工具的多条引线，及(ii)安装于一印刷电路板上的一组一个或多个封装集成电路，此组的一个或多个封装集成电路具有执行数个存储器操作的电路、一第一组一个或多个电力引线及一第二组一个或多个电力引线，其中来自只有第一组电力引线的电力足以使电路操作，而来自只有第二组电力引线的电力足以使电路操作，
[0038]在制造期间，通过从集成电路编程工具的多条引线提供电力及数据给此组的一个或多个封装集成电路，利用集成电路编程工具编程此组的一个或多个封装集成电路，其中此电力被提供给此组的集成电路的第二组一个或多个电力引线，而不提供电力给此组的集成电路的第一组一个或多个电力引线。
[0039]本技术的一个实施例还包含，
[0040]将一个提供电力给集成电路的内部电力节点电性耦接至一个