一种存储器芯片的测试方法和装置的制造方法

文档序号:9728493阅读:672来源:国知局
一种存储器芯片的测试方法和装置的制造方法
【技术领域】
[0001] 本发明涉及半导体芯片测试技术领域,特别是涉及一种存储器芯片的测试方法和 装置。
【背景技术】
[0002] 随着微电子技术的飞速发展,并行芯片测试被引入印刷电路板、通讯产品和片上 系统等集成电路领域并得到广泛应用。并行芯片测试指在同一时间内完成多项测试任务, 包括在同一时间内完成对多颗待测芯片的某一测试任务,或者,在单颗待测芯片上异步或 者同步地运行多个测试任务,同时完成对待测芯片多项参数的测量。
[0003] 并行芯片测试中,寻找操作电压是常见的一个测试任务。现有寻找操作电压的方 案具体可以为,在存储器芯片进行量产测试过程中,对存储器芯片内部的操作电压进行测 量并统一进行配置。即在测试过程中,通过反复测试,找到一个能满足大部分存储器芯片正 常工作的操作电压,并将这些操作电压的配置信息固化到这些存储器芯片中。通常情况下, 量产芯片的测试都是多片并行进行,这样,存储器芯片的电压配置都是统一的,也即对于一 批并行测试的芯片,其配置的操作电压是完全相同的。
[0004] 现有寻找操作电压的方案具有测试流程简单的优点。然而,由于存储器芯片生产 工艺的波动性,生产出来的不同存储器芯片在各项参数上难免存在一定的离散性,也即,并 行测试的多颗存储器芯片在性能上很难做到一致,这样,完全相同的操作电压对于每颗芯 片来说不一定是最优的。而在芯片的测试和使用过程中,芯片的编程/擦除/读取操作都 会用到该操作电压,如果该操作电压适于芯片,则上述编程/擦除/读取操作将会在满足操 作速度的要求下尽可能地减少对芯片中存储单元的影响,以及尽可能小地减少芯片性能退 化的速度,从而增加芯片的可靠性;反之,如果该操作电压不适于芯片,则容易增加芯片性 能退化的速度,从而降低芯片的可靠性。

【发明内容】

[0005] 本发明实施例所要解决的技术问题是提供一种存储器芯片的测试方法和装置,能 够提高存储器芯片的性能与生产良率。
[0006] 为了解决上述问题,本发明公开了一种存储器芯片的测试方法,包括:
[0007] 分别利用预置的多个电压档位进行每颗存储器芯片的测试;
[0008] 其中,所述每颗存储器芯片的测试过程包括:
[0009] 从所述多个电压档位中选择一个未使用的电压档位,作为当前电压档位;
[0010] 利用所述当前电压档位对当前存储器芯片进行测试;
[0011] 判断该当前存储器芯片是否测试通过;
[0012] 若测试通过,则依据所述当前电压档位确定该当前存储器芯片的操作电压;
[0013] 若测试不通过,则重新执行所述从所述多个电压档位中选择一个未使用的电压档 位的步骤。
[0014] 优选的,所述判断该当前存储器芯片是否测试通过的步骤,包括:
[0015] 判断该当前存储器芯片在预置时间内是否到达了预置的操作状态,若是,则测试 通过,否则测试不通过;和/或
[0016] 判断该当前存储器芯片在操作结束时是否产生了预置的电压脉冲数目,若是,则 测试不通过,否则测试通过。
[0017] 优选的,所述从所述多个电压档位中选择一个未使用的电压档位的步骤,包括:
[0018] 按照从低到高的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当 前电压档位;或者
[0019] 按照从高到低的顺序从所述多个电压档位中选择一个未使用的电压档位,作为当 前电压档位;或者
[0020] 从所述多个电压档位中随机选择一个未使用的电压档位,作为当前电压档位。
[0021] 优选的,所述方法还包括:在测试通过时,将该当前存储器芯片归属至所述当前电 压档位对应的测试通过类别中。
[0022] 优选的,所述方法还包括:当测试通过且所述多个电压档位均使用完毕时,将该当 前存储器芯片归属至所述当前电压档位对应的测试不通过类别中。
[0023] 优选的,所述方法还包括:将该当前存储器芯片的操作电压写入该当前存储器芯 片中预留的只读存储区域中。
[0024] 另一方面,本发明还公开了一种存储器芯片的测试装置,用于分别利用预置的多 个电压档位进行每颗存储器芯片的测试;
[0025] 所述测试装置包括:
[0026] 选择模块,用于从所述多个电压档位中选择一个未使用的电压档位,作为当前电 压档位;
[0027] 测试模块,用于利用所述当前电压档位对当前存储器芯片进行测试;
[0028] 判断模块,用于判断该当前存储器芯片是否测试通过;
[0029] 确定模块,用于在测试通过时,依据所述当前电压档位确定该当前存储器芯片的 操作电压;
[0030] 触发模块,用于在测试不通过时,触发所述选择模块重新执行所述从所述多个电 压档位中选择一个未使用的电压档位的操作。
[0031] 优选的,所述判断模块包括:
[0032] 第一判断子模块,用于判断该当前存储器芯片在预置时间内是否到达了预置的操 作状态,若是,则测试通过,否则测试不通过;和/或
[0033] 第二判断子模块,用于判断该当前存储器芯片在操作结束时是否产生了预置的电 压脉冲数目,若是,则测试不通过,否则测试通过。
[0034] 优选的,所述选择模块包括:
[0035] 第一选择子模块,用于按照从低到高的顺序从所述多个电压档位中选择一个未使 用的电压档位,作为当前电压档位;或者
[0036] 第二选择子模块,用于按照从高到低的顺序从所述多个电压档位中选择一个未使 用的电压档位,作为当前电压档位;或者
[0037] 第三选择子模块,用于从所述多个电压档位中随机选择一个未使用的电压档位, 作为当前电压档位。
[0038] 优选的,所述装置还包括:用于在测试通过时,将该当前存储器芯片归属至所述当 前电压档位对应的测试通过类别中的第一归类模块。
[0039] 优选的,所述装置还包括:用于当测试通过且所述多个电压档位均使用完毕时,将 该当前存储器芯片归属至所述当前电压档位对应的测试不通过类别中的第二归类模块。
[0040] 优选的,所述装置还包括:用于将该当前存储器芯片的操作电压写入该当前存储 器芯片中预留的只读存储区域中的写入模块。
[0041] 与现有技术相比,本发明实施例包括以下优点:
[0042] 本发明实施例在测试中根据每颗存储器芯片的自身情况,单独测试编程/擦除/ 读取等操作对应的操作电压;上述方法能够考虑到生产工艺波动性引起的芯片参数的差异 性,能够为每颗芯片测试得到最合适和最优的操作电压,而最合适和最优的操作电压能够 在满足操作速度的要求下尽可能地减少对芯片中存储单元的影响,以及尽可能小地减少芯 片性能退化的速度,从而增加芯片的可靠性,因此,本发明实施例能够在操作速度和可靠性 两者间达到最好的平衡,从而提高存储器芯片的性能与生产良率。
【附图说明】
[0043] 图1是本发明的一种存储器芯片的测试方法实施例一的流程图;
[0044] 图2是本发明的一种存储器芯片的测试方法实施例二的流程图;
[0045] 图3是本发明的一种存储器芯片的测试方法实施例三的流程图;
[0046] 图4是本发明实施例一种存储器芯片的测试流程示意图;
[0047] 图5是本发明的一种存储器芯片的测试装置实施例的结构图。
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1