一种减少dram高温漏电的电路及方法
【专利说明】
【技术领域】
[0001 ]本发明属于动态随机存取存储器技术领域，特别涉及一种减少DRAM高温漏电的电路及方法。
【【背景技术】】
[0002]目前DRAM中的带隙基准电路均采用温度系数很好的设计，以保证带隙输出电压不随工艺，温度以及外部电压变化而变化。所以DRAM内部的核心电压比如VINT，VPP，VBLH高低温下的值保持一致。但是由于高温下，器件的阈值电压变低，而DRAM内部的供电电压仍保持不变，这就导致高温下的漏电变得很大。在前端测试中，因为漏电流过大而影响了产品的前端良率。
【
【发明内容】
】
[0003]本发明的目的在于提供一种减少DRAM高温漏电的电路及方法，以解决上述技术问题。
[0004]为了实现上述目的，本发明采用如下技术方案:
[0005]—种减少DRAM高温漏电的电路，包括DRAM带隙基准电路、温度检测器和逻辑选通电路；
[0006]所述DRAM带隙基准电路用于为DRAM芯片提供基准电压；
[0007]所述温度检测器用于检测DRAM芯片所处环境的温度，并在所测温度值大于或等于阈值时输出第一信号给逻辑选通电路，在所测温度值小于阈值时输出第二信号给逻辑选通电路；
[0008]所述逻辑选通电路用于:在接收到第一信号时，将第一调整码送至DRAM带隙基准电路，控制DRAM带隙基准电路输出第一带隙基准电压值;在接收到第二信号时，将第二调整码送至DRAM带隙基准电路，控制DRAM带隙基准电路输出第二带隙基准电压值;所述第一带隙基准电压值低于所述第二带隙基准电压值。
[0009]进一步的，所述阈值为50°C。
[0010]进一步的，第一调整码为90°C时的调整码;第二调整码为_10°C时的调整码。
[0011 ]进一步的，第一调整码和第二调整码的获得方法如下:
[0012]在90°C下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得带隙基准电路输出的带隙基准电压值为1.2V;
[0013]在-10°C扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组第二调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。
[0014]进一步的，第一调整码和第二调整码均通过激光恪丝(laser fuse)输出给DRAM带隙基准电路。
[0015]—种减少DRAM高温漏电的方法，包括:监测DRAM芯片所处的环境温度，在环境温度高于或等于阈值的时候控制DRAM带隙基准电路输出第一带隙基准电压值;在环境温度低于阈值的时候控制DRAM带隙基准电路输出第二带隙基准电压值;所述第一带隙基准电压值低于所述第二带隙基准电压值。
[0016]进一步的，所述阈值为50°C。
[0017]进一步的，在环境温度高于或等于阈值的时候通过第一调整码控制DRAM带隙基准电路输出第一带隙基准电压值;在环境温度低于阈值的时候通过第二调整码控制DRAM带隙基准电路输出第二带隙基准电压值。
[0018]进一步的，第一调整码为90°C时的调整码;第二调整码为_10°C时的调整码；
[0019]第一调整码和第二调整码的获得方法如下:
[0020]在90°C下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得带隙基准电路输出的带隙基准电压值为1.2V;
[0021]在-10°C扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组第二调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。
[0022]进一步的，第一调整码和第二调整码均通过激光熔丝输出给DRAM带隙基准电路。
[0023]相对于现有技术，本发明具有以下有益效果:本发明在高温下将带隙输出电压集中分布在一个小于目标值的较小电压值，这样内部核心电压都会随之降低，从而降低了高温下的漏电流。而在低温下仍然将带隙输出电压值设在目标值，DRAM芯片的时序性能参数不受影响。
【【附图说明】】
[0024]图1为本发明一种减少DRAM高温漏电的电路的结构示意图。
【【具体实施方式】】
[0025]请参阅图1所示，本发明普通的DRAM带隙基准电路上新添加了一个小型温度检测器以及逻辑选通电路。逻辑选通电路根据温度检测器的输出信号的高低，选择将高温下的调整码或者低温下的调整码送至带隙基准电路中的R3电阻。
[0026]温度检测器用于自动检测DRAM芯片所处的环境温度，当温度大于等于50度时，温度检测器输出信号sel_HT为高，sel_HT信号送至逻辑选通电路中，将90度时的调整码送至带隙基准电路中的R3电阻，去调整R3电阻的值。
[0027]当温度低于50度时，温度检测器输出信号sel_HT为低，此时逻辑选通电路将-10度时的调整码送至R3电阻，去调整R3电阻的值。
[0028]90度时的调整码和-10度时的调整码的获得方法如下:
[0029]首先在高温(90度)下去扫描调整码，同时测量带隙基准电路的输出电压vbgr，找到一组调整码，使得带隙基准电路输出的带隙基准电压值为1.2V。
[0030]其次在低温(-10度)去扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出vbgr，找到一组调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。[0031 ] 90度的调整码和-10度的调整码都将通过激光熔丝输出。
[0032]此种方法的好处在于在高温下将带隙输出电压集中分布在一个小于目标值的较小电压值，这样内部核心电压都会随之降低，从而降低了高温下的漏电流。而在低温下仍然将带隙输出电压值设在目标值，DRAM芯片的时序性能参数不受影响。
【主权项】
1.一种减少DRAM高温漏电的电路，其特征在于，包括DRAM带隙基准电路、温度检测器和逻辑选通电路； 所述DRAM带隙基准电路用于为DRAM芯片提供基准电压； 所述温度检测器用于检测DRAM芯片所处环境的温度，并在所测温度值大于或等于阈值时输出第一信号给逻辑选通电路，在所测温度值小于阈值时输出第二信号给逻辑选通电路； 所述逻辑选通电路用于:在接收到第一信号时，将第一调整码送至DRAM带隙基准电路，控制DRAM带隙基准电路输出第一带隙基准电压值;在接收到第二信号时，将第二调整码送至DRAM带隙基准电路，控制DRAM带隙基准电路输出第二带隙基准电压值;所述第一带隙基准电压值低于所述第二带隙基准电压值。2.根据权利要求1所述的一种减少DRAM高温漏电的电路，其特征在于，所述阈值为50?C。3.根据权利要求1所述的一种减少DRAM高温漏电的电路，其特征在于，第一调整码为90°〇时的调整码;第二调整码为_10°C时的调整码。4.根据权利要求3所述的一种减少DRAM高温漏电的电路，其特征在于，第一调整码和第二调整码的获得方法如下: 在90°C下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得带隙基准电路输出的带隙基准电压值为1.2V; 在-10°C扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组第二调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。5.根据权利要求1所述的一种减少DRAM高温漏电的电路，其特征在于，第一调整码和第二调整码均通过激光熔丝输出给DRAM带隙基准电路。6.—种减少DRAM高温漏电的方法，其特征在于，包括:监测DRAM芯片所处的环境温度，在环境温度高于或等于阈值的时候控制DRAM带隙基准电路输出第一带隙基准电压值;在环境温度低于阈值的时候控制DRAM带隙基准电路输出第二带隙基准电压值;所述第一带隙基准电压值低于所述第二带隙基准电压值。7.根据权利要求6所述的一种减少DRAM高温漏电的方法，其特征在于，所述阈值为50?C。8.根据权利要求6所述的一种减少DRAM高温漏电的方法，其特征在于，在环境温度高于或等于阈值的时候通过第一调整码控制DRAM带隙基准电路输出第一带隙基准电压值;在环境温度低于阈值的时候通过第二调整码控制DRAM带隙基准电路输出第二带隙基准电压值。9.根据权利要求8所述的一种减少DRAM高温漏电的方法，其特征在于，第一调整码为90°〇时的调整码;第二调整码为_10°C时的调整码； 第一调整码和第二调整码的获得方法如下: 在90°C下扫描调整码，同时测量带隙基准电路的输出电压，找到一组第一调整码，使得带隙基准电路输出的带隙基准电压值为1.2V; 在-10°C扫描所有的调整码，同时测量带隙基准电路输出的带隙基准电压输出，找到一组第二调整码，使得带隙基准电路输出的带隙基准电压值为1.25V。10.根据权利要求8或9所述的一种减少DRAM高温漏电的方法，其特征在于，第一调整码 和第二调整码均通过激光熔丝输出给DRAM带隙基准电路。
【专利摘要】本发明公开一种减少DRAM高温漏电的电路及方法，通过监测DRAM芯片所处的环境温度，在环境温度高于或等于阈值的时候控制DRAM带隙基准电路输出第一带隙基准电压值；在环境温度低于阈值的时候控制DRAM带隙基准电路输出第二带隙基准电压值；所述第一带隙基准电压值低于所述第二带隙基准电压值。本发明在高温下将带隙输出电压集中分布在一个小于目标值的较小电压值，这样内部核心电压都会随之降低，从而降低了高温下的漏电流。而在低温下仍然将带隙输出电压值设在目标值，DRAM芯片的时序性能参数不受影响。
【IPC分类】G11C11/4074
【公开号】CN105513631
【申请号】CN201610028533
【发明人】贾雪绒
【申请人】西安紫光国芯半导体有限公司
【公开日】2016年4月20日
【申请日】2016年1月15日