非易失静态随机存取存储器电路的制作方法
【技术领域】
[0001]本发明是有关于一种非易失静态随机存取存储器电路，特别是有关于一种不具有存取模式以及召回模式的非易失静态随机存取存储器电路。
【背景技术】
[0002]半导体存储器装置广泛地使用在电脑或其他电子产品，以存储数字信息。一般的半导体存储器装置具有大量的存储元件，已知例如有存储胞，这些存储元件能存储单一数字位或数据位。在各种半导体存储器装置中，非易失静态随机存取存储器具有较高的存取速度。此外，当非易失静态随机存取存储器的电源供应关闭时，预先存储的数据不会遗失。因此，在电源关闭状态或待机模式下，非易失静态随机存取存储器的电源供应可以完全地切断，而不需担心数据存储的问题，借此可减少功率消耗。
[0003]一般而言，在传统的非易失静态随机存取存储器进入电源关闭状态或待机模式之前，非易失静态随机存取存储器必须操作在存储模式，以将数据由栓锁器存储至非易失存储元件。在非易失静态随机存取存储器的电源供应开启之后，非易失静态随机存取存储器则必须操作在召回模式，以将数据由非易失存储元件召回至栓锁器。然而，上述的存储模式以及召回模式的发生却导致额外的时序。
【发明内容】
[0004]因此，本发明提供一种非易失静态随机存取存储器，当其处于电源关闭状态或待机模式时不需要操作在存储模式或召回模式。
[0005]本发明提供一种非易失静态随机存取存储器电路，其包括第一开关、第二开关、以及栓锁电路。第一开关具有耦接第一位线的第一端且还具有第二端。第二开关具有耦接第二位线的第一端且还具有第二端。栓锁电路耦接第一开关的第二端以及第二开关的第二端，且具有第一非易失存储元件。当非易失静态随机存取存储器电路处于写入模式时，在第一位线上的第一数据写入至栓锁电路，且第一非易失存储元件具有对应第一数据的第一状态。当非易失静态随机存取存储器电路处于读取模式时，第一读出数据根据第一非易失存储元件的第一状态而产生且提供至第一位线。
[0006]在写入模式下，第一开关以及第二开关导通。在读取模式下，第一开关以及第二开关导通。在另一实施例中，在写入模式与该读取模式之间，没有供应电压对非易失静态随机存取存储器电路供电，或者非易失静态随机存取存储器电路处于待机模式。
[0007]非易失静态随机存取存储器电路还包括写入控制电路。此写入控制电路耦接栓锁电路，且接收写入选择信号来控制栓锁电路。在写入模式下，写入选择信号处于第一电压电平，以控制栓锁电路来改变第一非易失存储元件使其处于第一状态。在读取模式下，写入选择信号处于第二电压电平，以控制栓锁电路来根据第一状态产生第一读出信号。
[0008]在一实施例中，非易失静态随机存取存储器电路的栓锁电路包括第一第一型晶体管、第一第二型晶体管、第二第二型晶体管、第二第一型晶体管、第三第二型晶体管、以及第四第二晶体管。第一第一型晶体管具有耦接第一节点的控制端、输入端、以及耦接第二节点的输出端。第一第二型晶体管具有耦接第三节点的控制端、耦接第二节点的输入端、以及耦接接地的输出端。第二第二型晶体管具有控制端、耦接第一节点的输入端、以及耦接第二节点的输出端。第二第一型晶体管具有一控制端、输入端、以及耦接第三节点的输出端。第三第二型晶体管具有耦接第二节点的控制端、耦接第三节点的输入端、以及耦接接地的输出端。第四第二晶体管具有控制端、耦接第四节点的输入端、以及耦接第三节点的输出端。第一非易失存储元件耦接于第二节点与第四节点之间。第一开关的第二端耦接第三节点，且第二开关的第二端耦接第二节点。在写入模式下，第二第二型晶体管以及第四第二型晶体管导通。在读取模式下，第二第二型晶体管以及第四第二型晶体管关闭，且第一第一型晶体管的输入端以及第二第一型晶体管的输入端接收非易失静态随机存取存储器电路的供应电压。
[0009]此非易失静态随机存取存储器电路还包括第三第一型晶体管。第三第一型晶体管具有控制端、耦接非易失静态随机存取存储器电路的供应电压的输入端、以及耦接第一第一型晶体管的输入端与第二第一型晶体管的输入端的一输出端。第二第二型晶体管的控制端以及第四第二型晶体管的控制端接收写入选择信号。在写入模式下，第三第一型晶体管关闭，且写入选择信号处于第一电压电平以导通第二第二型晶体管以及第四第二型晶体管。在读取模式下，第三第一型晶体管导通，且写入选择信号处于第二电压电平以关闭第二第二型晶体管以及第四第二型晶体管。
[0010]在一实施例中，上述的第三第一型晶体管的控制端接收写入选择信号。在写入模式下，写入选择信号处于第一电压电平以关闭第三第一型晶体管。在读取模式下，写入选择信号处于第二电压电平以导通第三第一型晶体管。
[0011]在另一实施例中，上述的第三第一型晶体管的控制端接收电源限制信号。在写入模式下，电源限制处于第三电压电平以关闭第三第一型晶体管。在读取模式下，电源限制信号处于第四电压电平以导通第三第一型晶体管。当非易失静态随机存取存储器电路处于待机模式下，电源限制信号处于第三电压电平以关闭第三第一型晶体管。
[0012]在另一实施例中，非易失静态随机存取存储器电路的栓锁电路包括第一第一型晶体管、第一第二型晶体管、第二第二型晶体管、第二第一型晶体管、第三第二型晶体管、以及第四第二型晶体管。第一第一型晶体管具有耦接第一节点的控制端、输入端、以及耦接第二节点的输出端。第一第二型晶体管具有耦接第一节点的控制端、耦接第三节点的输入端、以及耦接接地的输出端。第二第二型晶体管具有控制端、耦接第二节点的输入端、以及耦接第一节点的输出端。第二第一型晶体管具有耦接第三节点的控制端、输入端、以及耦接第四节点的输出端。第三第二型晶体管具有耦接第三节点的控制端、耦接第一节点的输入端、以及耦接接地的输出端。第四第二型晶体管具有控制端、稱接第四节点的输入端、以及耦接第三节点的输出端。第一非易失存储单元耦接于第一节点与第四节点之间。第一开关的第二端耦接第一节点，且第二开关的第二端耦接第三节点。在写入模式下，第二第二型晶体管以及第四第二型晶体管导通。在读取模式下，第二第二型晶体管以及第四第二型晶体管关闭，且第一第一型晶体管的输入端以及第二第一型晶体管的输入端接收非易失静态随机存取存储器电路的供应电压。
[0013]非易失静态随机存取存储器电路还包括第三第一型晶体管。第三第一型晶体管具有控制端、耦接非易失静态随机存取存储器电路的供应电压的输入端、以及耦接第一第一型晶体管的输入端与第二第一型晶体管的该输入端的输出端。第二第二型晶体管的控制端以及第四第二型晶体管的控制端接收写入选择信号。在写入模式下，第三第一型晶体管关闭，且写入选择信号处于第一电压电平以导通第二第二型晶体管以及第四第二型晶体管。在读取模式下，第三第一型晶体管导通，且写入选择信号处于第二电压电平以关闭第二第二型晶体管以及第四第二型晶体管。
[0014]在一实施例中，上述的第三第一型晶体管的控制端接收写入选择信号。在写入模式下，写入选择信号处于第一电压电平以关闭第三第一型晶体管。在读取模式下，写入选择信号处于第二电压电平以导通第三第一型晶体管。
[0015]在另一实施例中，上述的第三第一型晶体管的控制端接收电源限制信号。在写入模式下，电源限制处于一第三电压电平以关闭第三第一型晶体管。在读取模式下，电源限制信号处于第四电压电平以导通第三第一型晶体管。当非易失静态随机存取存储器电路处于待机模式下，电源限制信号处于该第三电压电平以关闭第三第一型晶体管。
[0016]在又一实施例中，栓锁电路还包括第二非易失存储元件。当非易失静态随机存取存储器电路处于写入模式时，在第二位线上的第二数据写入至栓锁电路，且第二非易失存储元件具有对应第二数据的第二状态。当非易失静态随机存取存储器电路处于读取模式时，第二读出数据根据第二非易失存储元件的第二状态而产生且提供至第二位线。
[0017]本发明实施例，通过非易失存储元件的阻抗状态的行程将位线上的数据记录在栓锁电路。因此，在非易失静态随机存取存储器电路进入电源关闭状态或待机模式之前，不再需要现有的传统模式，借此节省非易失静态随机存取存储器电路的时序。
【附图说明】
[0018]图1表示根据本发明一实施例的非易失静态随机存取存储器电路。
[0019]图2表示根据本发明另一实施例的非易失静态随机存取存储器电路。
[0020]图3A表示