存储系统及编程、擦除和读取方法
【技术领域】
[0001]本发明涉及存储器领域，尤其涉及一种存储系统及编程、擦除和读取方法。
【背景技术】
[0002]现有芯片往往需要集成两类存储器，一类是大容量低性能，用于存储不需要频繁擦写的数据;另一类是小容量高性能，用于存储需要频繁的擦写数据。
[0003]高性能的存储器往往需要较大面积的有源区，为了在一个芯片上兼容小容量高性能的存储器，大容量低性能的存储器往往面积也做的比较大，这样就导致整个芯片的面积有所增加。
[0004]还有一种做法，就是采用不同的工艺过程制备这两类存储器，然后再集成在一起。但是，这种做法显然需要耗费多的时间和能耗。
【发明内容】
[0005]本发明解决的问题是如何减小大容量低性能存储器和小容量高性能存储器集成在一起的芯片面积。
[0006]为解决上述问题，本发明提供一种存储系统，包括:第一存储器;所述第一存储器包括:呈P行Q列排布的第一存储单元、P条第一字线、Q条第一位线、Q条第二位线和R条第一源线，P 2 1,Q> 1,R> I;位于第P行第q列的第一存储单元连接第q条第一位线，1，Q>
I，位于第ρ+l行第q列的第一存储单元连接第q条第二位线;所述P行第一存储单元与所述P条第一字线一一对应连接，第s条第一字线和第s+1条第一字线连接在一起，s为奇数，P>s > I ;P为偶数时R = P/2，位于第a行和第a-1行的第一存储单元均连接第a/2条第一源线，P 2 a 2 2，a为偶数;P为奇数时R= (P+l)/2，位于第b行和第b-Ι行的第一存储单元均连接第b/2条第一源线，P>b 2 2，b为偶数，位于第P行的第一存储单元连接第R条第一源线。
[0007]可选的，所述第一存储单元包括:源极、栅极和漏极;所述栅极连接所述第一字线，所述源极连接所述第一源线，所述漏极连接所述第一位线或第二位线。
[0008]可选的，所述存储系统还包括:第二存储器;所述第二存储器包括:呈M行N列排布的第二存储单元、M条第二字线、N条第三位线和K条第二源线，M2 1，N2 1，K2 I;所述N列第二存储单元与所述N条第三位线一一对应连接;所述M行第二存储单元与所述M条第二字线
--对应连接;M为偶数时Κ=Μ/2，位于第m行和第m-1行的第二存储单元均连接第m/2条第二源线，M2 m2 2，m为偶数;M为奇数时K= (M+l)/2，位于第η行和第η-1行的第二存储单元均连接第n/2条第二源线，M>n2 2，n为偶数，位于第M行的第二存储单元连接第K条第二源线。
[0009]可选的，所述第二存储单元包括:源极、栅极和漏极;所述栅极连接所述第二字线，所述源极连接所述第二源线，所述漏极连接所述第三位线。
[0010]可选的，所述第一存储单元和第二存储单元结构相同。
[0011]可选的，所述第一存储器还包括:相邻两列第一存储单元之间的第一浅沟槽隔离区，以及用于所述第一存储单元、第一字线、第一位线、第二位线和第一源线之间相互连接的第一接触孔，所述第一接触孔内填充有导电材料;所述第二存储器还包括:相邻两列第二存储单元之间的第二浅沟槽隔离区，以及用于所述第二存储单元、第二字线、第三位线和第二源线之间相互连接的第二接触孔，所述第二接触孔内填充有导电材料;所述第一接触孔和第二接触孔的宽度相等;所述第一位线、第二位线和第三位线的延伸方向相同且宽度相等;所述第一字线和所述第二字线的延伸方向相同且宽度相等;所述第一源线和所述第二源线的延伸方向相同且宽度相等;所述第一浅沟槽隔离区和所述第二浅沟槽隔离区延伸方向相同且宽度相等；所述第一存储单元的有源区面积大于所述第二存储单元的有源区面积。
[0012]可选的，所述第一存储单元的有源区面积是所述第二存储单元的有源区面积的三倍。
[0013]本发明还提供一种上述存储系统的编程方法，包括:施加2V?3V的电压至所述第二位线;施加0.2V?0.4V的电压至与待编程第一存储单元连接的第一位线;施加IV?2V的电压至与所述待编程第一存储单元连接的第一字线;施加7V?9V的电压至与所述待编程第一存储单元连接的第一源线;施加2V?3V的电压至未与所述待编程第一存储单元连接的第一位线;施加OV的电压至未与所述待编程第一存储单元连接的第一字线；施加OV?0.6V的电压至未与所述待编程第一存储单元连接的第一源线。
[0014]本发明还提供一种上述存储系统的擦除方法，包括:施加OV的电压至所述第二位线;施加OV的电压至与待擦除第一存储单元连接的第一位线;施加IIV?13V的电压至与所述待擦除第一存储单元连接的第一字线;施加OV的电压至与所述待擦除第一存储单元连接的第一源线;施加OV的电压至未与所述待擦除第一存储单元连接的第一位线；施加OV?4V的电压至未与所述待擦除第一存储单元连接的第一字线;施加OV的电压至未与所述待擦除第一存储单元连接的第一源线。
[0015]本发明还提供一种上述存储系统的读取方法，包括:施加OV的电压至所述第二位线；施加0.4V?0.8V的电压至与待读取第一存储单元连接的第一位线;施加2V?4V的电压至与所述待读取第一存储单元连接的第一字线;施加OV的电压至与所述待读取第一存储单元连接的第一源线;施加OV的电压至未与所述待读取第一存储单元连接的第一位线;施加OV的电压至未与所述待读取第一存储单元连接的第一字线;施加OV的电压至未与所述待读取第一存储单元连接的第一源线。
[0016]本发明还提供一种存储系统，包括:第三存储器;所述第三存储器包括:呈E行F列排布的第三存储单元、E条第三字线、E条第一控制栅线、E条第二控制栅线、F条第四位线和F条第五位线，1，F2 I;所述F列第三存储单元与所述F条第四位线一一对应连接;所述F列第三存储单元与所述F条第五位线一一对应连接;所述E行第三存储单元与所述E条第三字线--对应连接;所述E行第三存储单元与所述E条第一控制栅线--对应连接;所述E行第三存储单元与所述E条第二控制栅线--对应连接。
[0017]可选的，所述第三存储单元包括:源极、漏极、字线栅、第一控制栅和第二控制栅；所述漏极连接所述第四位线，所述源极连接所述第五位线，所述字线栅连接所述第三字线，所述第一控制栅连接第一控制栅线，所述第二控制栅连接所述第二控制栅线。
[0018]可选的，所述存储系统还包括:第四存储器;所述第四存储器包括:呈A行B列排布的第四存储单元、A条第四字线、A条第三控制栅线、A条第四控制栅线，B条第六位线，A21，B2 I;第C列第四存储单元连接第C条和第C+1条第六位线，C 2 I;所述A行第四存储单元与所述E条第四字线一一对应连接;所述A行第四存储单元与所述E条第三控制栅线一一对应连接;所述A行第四存储单元与所述E条第四控制栅线--对应连接。
[0019]可选的，所述第四存储单元包括:源极、漏极、字线栅、第一控制栅和第二控制栅；所述字线栅连接所述第四字线，所述第一控制栅连接第三控制栅线，所述第二控制栅连接所述第四控制栅线;第e列和第e-Ι列第四存储单元中的漏极连接第e条第六位线，e为奇数，B 2 e 2 I，第e列和第e+Ι列第四存储单元中的源极连接第e+Ι条第六位线。
[0020]可选的，所述第一存储单元和第二存储单元结构相同。
[0021]可选的，所述第三存储器还包括相邻两列第三存储单元之间的第三浅沟槽隔离区，以及用于第三存储单元、第三字线、第四位线、第五位线、第一控制栅线和第二控制栅线之间相互连接的第三接触孔，所述第三接触孔内填充有导电材料;所述第四存储器还包括相邻两列第四存储单元之间的第四浅沟槽隔离区，以及用于第四存储单元、第四字线，第六位线、第三控制栅线和第四控制栅线之间相互连接的第四接触孔，所述第四接触孔内填充有导电材料;所述第三接触孔和第四接触孔的宽度相等;所述第四位线、第五位线和第六位线的延伸方向相同且宽度相等;所述第三字线和所述第四字线的延伸方向相同且宽度相等;所述第一控制栅线、第二控制栅线、第三控制栅线和第四控制栅线的延伸方向相同且宽度相等;所述第三浅沟槽隔离区和所述第四浅沟槽隔离区延伸方向相同且宽度相等;所述第三存储单元的有源区面积大于所述第四存储单元的有源区面积。
[0022]可选的，所述第三存储单元的有源区面积是所述第四存储单元的有源区面积的三倍。
[0023]本发明还提供一种上述存储系统的编程方法，包括:施加4V?6V的电压至与待编程第三存储单元连接的第四位线;施加0.2V?0.4V的电压至与待编程第三存储单元连接的第五位线;施加IV?2V的电压至与所述待编程第三存储单元连接的第三字线；施加7V?9V的电压至与所述待编程第三存储单元连接的第一控制栅线;施加2V?5V的电压至与所述待编程第三存储单元连接的第二控制栅线;施加2V?3V的电压至未与待编程第三存储单元连接的第四位线;施加2V?3V的电压至未与待编程第三存储单元连接的第五位线;施加-2V?OV的电压至未与所述待编程第三存储单元连接的第三字线;施加OV的电压至未与所述待编程第三存储单元连接的第一控制栅线;施加OV的电压至未与所述待编程第三存储单元连接的第二控制栅线。
[0024]本发明还提供一种上述存储系统的擦除方法，包括:施加OV的电压至与待擦除第三存储单元连接的第四位线；施加OV的电压至与待擦除第三存储单元连接的第五位线；施加7V?9V的电压至与所述待擦